本發(fā)明的各方面涉及一種高速開關(guān)，特別地，涉及可運(yùn)用于復(fù)用器電路的高速開關(guān)。

背景技術(shù)：
對(duì)于電子設(shè)備和電子通信中更高數(shù)據(jù)速率和帶寬的要求持續(xù)出現(xiàn)。特別地，在數(shù)字信號(hào)傳輸標(biāo)準(zhǔn)中的數(shù)據(jù)速率一直在增大。例如，USB3.0標(biāo)準(zhǔn)現(xiàn)在支持5Gb/s的傳輸速率，PCIExpress(如3.0)的最近版本包括了傳輸速率為8Gb/s，而Thunderbolt接口大約運(yùn)行于10Gb/s的速率。這些標(biāo)準(zhǔn)正在向10Gb/s以外演進(jìn)，并有望持續(xù)增長(zhǎng)。隨著通信速度的增長(zhǎng)，開關(guān)電路在滿足關(guān)于這類通信的帶寬、損耗和其他特性方面的需求時(shí)已經(jīng)變得很困難。場(chǎng)效應(yīng)晶體管(FET)寬頻帶寬開關(guān)，如基于晶體管的開關(guān)，作用為具有額外寄生電容的受控電阻。低導(dǎo)通電阻、高關(guān)斷電阻和低電容是比較希望得到的，但可能由于通過基于晶體管的開關(guān)的信號(hào)電壓水平而受到限制。降低導(dǎo)通電阻和開關(guān)電容，同時(shí)得到所希望的電壓信號(hào)水平，存在著挑戰(zhàn)。例如，增大晶體管的面積可能會(huì)減小電阻，但會(huì)增大電容，從而電阻和電容的產(chǎn)品結(jié)果幾乎保持不變。其他用于減小這種電阻-電容產(chǎn)品的方法可能對(duì)所得到的信號(hào)電壓產(chǎn)生負(fù)面影響。作為這類需求的一種例子，對(duì)于無緩沖的電信號(hào)的復(fù)用來說，高性能電流開關(guān)是必需的元件。電流復(fù)用器的一個(gè)重要好處在于：它是雙向、透明的，且概念簡(jiǎn)單，只要開關(guān)特性不顯著地影響到信號(hào)，它可以為虛擬地?cái)U(kuò)展端口數(shù)量提供很多可能性。在一至二的復(fù)用器電路中，高速數(shù)據(jù)路徑涉及電流開關(guān)的配置，其中利用晶體管電路的控制端口(如柵極)來選擇性地通過或阻止在信號(hào)通信(如源極/漏極)晶體管終端之間的信號(hào)，以將一個(gè)信號(hào)端口連接到兩個(gè)其他端口中的一個(gè)。例如，在FET中，柵極用于選擇性地控制源極/漏極終端運(yùn)行于接通狀態(tài)(導(dǎo)通/信號(hào)傳輸)或關(guān)斷狀態(tài)。這種基本的復(fù)用器配置也可以適應(yīng)于更為復(fù)雜的信號(hào)中轉(zhuǎn)而擴(kuò)展到N至M端口的設(shè)計(jì)。存在越來越多的對(duì)于涉及更復(fù)雜的信號(hào)中轉(zhuǎn)配置和/或更高速度信號(hào)開關(guān)性能且保持信號(hào)不退化的應(yīng)用的需求。這些應(yīng)用通常指定信號(hào)的復(fù)用具有更高的速度(例如接近并超過10Gbps)，并在復(fù)用器電路中具有更多的復(fù)用路徑，或利用復(fù)用器電路的級(jí)聯(lián)。利用開關(guān)中常用的基于FET的技術(shù)，本發(fā)明的各個(gè)方面涉及解決在現(xiàn)有技術(shù)中的各種需求和限制。所述基于FET的需求和限制包括顯著的寄生電容和有限的漏-源電導(dǎo)率，二者都與FET晶體管的寬度成比例，并限制性能。以基于MOSFET晶體管的開關(guān)為例，其Ron*Cpar度量(由設(shè)計(jì)的固有電阻與電容定義的導(dǎo)通狀態(tài)RD時(shí)間常數(shù))是用于衡量性能的一個(gè)重要度量指標(biāo)。由于技術(shù)演進(jìn)所引起的特征尺寸的下降，該度量會(huì)隨著技術(shù)的每次演進(jìn)(或“技術(shù)節(jié)點(diǎn)”)而典型地出現(xiàn)改進(jìn)。關(guān)于更高信號(hào)電壓的持續(xù)問題意味著先進(jìn)的FET晶體管不能使用，盡管它們可以提供所需要的速度性能，但可能被擊穿。比如，在這種高速開關(guān)應(yīng)用中，通常地都會(huì)使用3.3V的電壓水平來進(jìn)行信號(hào)擴(kuò)音器。相較之下，如柵長(zhǎng)為120nm的CMOS型FET器件只能耐受約1.2V的電壓，對(duì)于更小的特征尺寸的器件而言則更低。為解決這些問題而避免使用復(fù)雜結(jié)構(gòu)的更厚氧化物器件具有更長(zhǎng)的柵長(zhǎng)，但卻具有更差的性能。在CMOS工藝中，經(jīng)典的開關(guān)結(jié)構(gòu)是選通柵，其滿幅工作，但根據(jù)信號(hào)水平卻具有相對(duì)較差的RC度量和非線性電阻。CMOS技術(shù)同樣顯示，互補(bǔ)的晶體管(通常為NFET)中的一個(gè)比另一個(gè)的性能更佳；這傾向于將所支持的信號(hào)電壓的范圍限制在開關(guān)的最大柵驅(qū)動(dòng)的一部分，且不會(huì)減少信號(hào)水平的非線性。

技術(shù)實(shí)現(xiàn)要素：
本發(fā)明描述、在部分情況下展示了涉及開關(guān)電路的實(shí)施方式，該開關(guān)電路適用于多種場(chǎng)合，并可解決包括以上所述的各種挑戰(zhàn)。例如，在部分實(shí)施方式中，本發(fā)明涉及：FET開關(guān)的第四(背柵)端被配置為在柵跟隨信號(hào)開關(guān)結(jié)構(gòu)中跟隨信號(hào)，其中源極和漏極結(jié)電容影響性能，從而本發(fā)明使得開關(guān)具有顯著改善的帶寬、反饋損失和線性度。部分實(shí)施方式還可以利用本發(fā)明的FET開關(guān)來選擇和復(fù)用射頻信號(hào)。本發(fā)明的各方面涉及減小源極和漏極結(jié)電容的寄生電容的裝置(如電路和系統(tǒng))和方法，從而使得開關(guān)的性能得以顯著提升。根據(jù)部分實(shí)施方式，本發(fā)明當(dāng)柵極電容被用來使得柵極跟隨信號(hào)(如本發(fā)明討論的信號(hào))時(shí)，可以降低產(chǎn)生影響的寄生電容，并幾乎不增加源極節(jié)點(diǎn)和漏極節(jié)點(diǎn)的負(fù)載。已經(jīng)理解的是，與柵極節(jié)點(diǎn)相關(guān)的寄生電容主導(dǎo)此種信號(hào)負(fù)載，從而本發(fā)明的各方面涉及利用一種開關(guān)結(jié)構(gòu)，其中所述寄生電容相對(duì)于信號(hào)而言變得極大地不可見，剩下的最為主導(dǎo)的限制性能的因素源自于與結(jié)有關(guān)的電容。與本發(fā)明的開關(guān)結(jié)構(gòu)的詳細(xì)/經(jīng)驗(yàn)性的實(shí)施方式有關(guān)，已經(jīng)發(fā)現(xiàn)：通過適當(dāng)?shù)亟鉀Q所述剩余的限制性能的因素，可以實(shí)現(xiàn)極大的性能提升，大約在5-10倍的數(shù)量級(jí)，且在很多例子中，能得到極大的性能余量。根據(jù)更為具體的方面，本發(fā)明提供了減小有效可見電容的方法，其與實(shí)際的物理電容相對(duì)。根據(jù)這些方面，可以通過抵消有效信號(hào)負(fù)載來實(shí)現(xiàn)，有效信號(hào)負(fù)載歸因于特定的寄生(固有)電容，包括例如剩余的限制性能的源極和漏極結(jié)電容。上述負(fù)載是通過在源極和漏極結(jié)電容的另一端上的控制信號(hào)(“跟隨器信號(hào)”)來抵消的，該控制信號(hào)或跟隨器信號(hào)追蹤于在源-漏終端之間傳輸?shù)男盘?hào)。通過這種方法，該電路通過減小或最小化根據(jù)整體寄生電容的差分信號(hào)，來提供一種魯棒的抵消，以減小或消除通過溝道(在源極端和漏極端之間)的信號(hào)的負(fù)載。盡管這種方法未必可以完美地解決，但是當(dāng)源極和漏極結(jié)電容上有10％的信號(hào)可見時(shí)，電容性負(fù)載就可以實(shí)現(xiàn)成十倍的降低。在更為具體的示例性實(shí)施方式中，本發(fā)明涉及一種高速通信電路(如包括印刷電路板和芯片實(shí)現(xiàn)的電路，如位于印刷電路板上的邏輯電路和復(fù)用器)。通信電路提供數(shù)據(jù)鏈路，用于從初級(jí)通道上通過基于FET的電路將高速信號(hào)切換一個(gè)或多個(gè)次級(jí)通道中的一個(gè)上。該基于FET的開關(guān)電路包括FET晶體管，F(xiàn)ET晶體管具有柵極端、背柵端、源極端和漏極端，基于FET的開關(guān)配置為在柵極端響應(yīng)于控制信號(hào)。開關(guān)可配置為運(yùn)行于信號(hào)通過模式，以及在所選的可選項(xiàng)時(shí)運(yùn)行于另一(信號(hào)阻斷)模式。在信號(hào)通過模式中，(高速)信號(hào)通過在源極端和漏極端之間耦合信號(hào)的一部分而被通過，信號(hào)的另一部分則由于與基于FET的開關(guān)有關(guān)的固有電容的交流耦合而被分流。開關(guān)通過實(shí)質(zhì)性地阻斷或減小信號(hào)在源極端和漏極端之間的傳輸而運(yùn)行于另一模式，這種阻斷或減小使得通過溝道有效運(yùn)用信號(hào)變得無效的地步。為抵消由與基于FET的開關(guān)相關(guān)的固有電容所引起的負(fù)載，偏置電路配置為以跟隨器信號(hào)偏置FET晶體管的背柵端。以上的討論并不應(yīng)視為描述了本發(fā)明的每一種實(shí)施方式或所有實(shí)施例。以下的附圖和描述同樣示出了各種實(shí)施方式。附圖說明以下將結(jié)合附圖對(duì)于本發(fā)明的實(shí)施方式進(jìn)行進(jìn)一步詳細(xì)地描述，其中：圖1A所示的是根據(jù)本發(fā)明一種實(shí)施方式的開關(guān)電路，其包括了一個(gè)示例性的開關(guān)，開關(guān)選擇性地耦合初級(jí)和次級(jí)數(shù)據(jù)鏈路，其具有偏置電路，用于抵消由于特定的固有電容引起的負(fù)載，固有電容包括與開關(guān)有關(guān)的源極和漏極結(jié)電容；圖1B所示的是根據(jù)本發(fā)明一種實(shí)施方式的開關(guān)電路，其包括了一個(gè)示例性的開關(guān)，開關(guān)選擇性地耦合初級(jí)和次級(jí)數(shù)據(jù)鏈路，其具有與前述類似的偏置電路，用于抵消由于固有電容引起的負(fù)載；圖2所示的是根據(jù)本發(fā)明的另一示例的實(shí)施方式的開關(guān)電路，該開關(guān)電路包括MOSFET開關(guān)可用于響應(yīng)于柵驅(qū)動(dòng)偏置電路而選擇性地耦合源極端和/或漏極端的高速信號(hào)，柵驅(qū)動(dòng)偏置電路用于抵消與FET有關(guān)的固有電容所引起的負(fù)載；圖3(包括互相關(guān)聯(lián)的3A、3B、3C和3D部分)所示的是根據(jù)本發(fā)明一種示例的實(shí)施方式的一種N型MOSFET開關(guān)電路(3A)，具有與圖2所示的電路類似的構(gòu)造；以及該N型MOSFET開關(guān)電路的展示模型(3B)，以及其在接通狀態(tài)情況下的擴(kuò)展形式(3C)和關(guān)斷狀態(tài)情況下的擴(kuò)展形式(3D)；圖4A所示的是一種所圖2所示的開關(guān)電路結(jié)構(gòu)，但還示出了在漏極和背柵之間與源極和背柵之間的特定的固有電容，其典型地由源極和漏極結(jié)電容主導(dǎo)；以及用于將固有電容向襯底偏置的信號(hào)，以及由驅(qū)動(dòng)器提供的跟隨器信號(hào)；圖4B所示的是根據(jù)本發(fā)明另一種示例的實(shí)施方式的另一種高速M(fèi)OSFET開關(guān)，其與圖4A所的類似，但具有電阻性耦合到背柵端的偏置電路；圖4C所示的是根據(jù)本發(fā)明另一種示例的實(shí)施方式的另一種高速M(fèi)OSFET開關(guān)，其與圖4A所示的類似，但具有配置為通過向襯底的電阻而為背柵端提供偏置信號(hào)的偏置電路；圖4D所示的是根據(jù)本發(fā)明另一種示例的實(shí)施方式的另一種高速M(fèi)OSFET開關(guān)，其與圖4C所示的類似，但具有單獨(dú)的通過電阻合到背柵的偏置電路；以及模型結(jié)電容，如對(duì)于三阱(有P型阱和深N型阱)；圖4E所示的是根據(jù)本發(fā)明的一種實(shí)施方式的另一種高速M(fèi)OSFET開關(guān)，其與圖4D所示的類似，但具有另一種為深N型阱的偏置電路，也具有三阱的模型結(jié)電容(具有P型阱和深N型阱)；圖5A所示的是MOSFET開關(guān)的一種示例的物理布圖展示的截面圖，并示出了如圖4C所示的等效電路圖；圖5B所示的是MOSFET開關(guān)的一種示例的物理布圖展示的截面圖，并示出了如4D所示的涉及三阱的等效電路圖；以及圖5C所示的是MOSFET開關(guān)的一種示例的物理布圖展示的截面圖，并示出了如4E所示的涉及三阱的等效電路圖。具體實(shí)施方式以下將通過附圖中示例的說明詳細(xì)闡述本發(fā)明的細(xì)節(jié)，本發(fā)明亦可適用各種變通與修飾。應(yīng)當(dāng)理解的是，本發(fā)明不局限于所描述的特定實(shí)施方式和示例。對(duì)于所屬領(lǐng)域的技術(shù)人員而言，在不背離本發(fā)明的權(quán)利要求的范疇內(nèi)可以作出多種具體變化，均應(yīng)包含在本發(fā)明的范圍內(nèi)。此外，本申請(qǐng)全文中所指的“示例”僅為表述之用，非為限制。本發(fā)明的各方面涉及減小源和漏結(jié)電容的寄生電容的影響的裝置(如電路和系統(tǒng))和方法，以實(shí)現(xiàn)開關(guān)性能的顯著提升。根據(jù)本發(fā)明的實(shí)施方式，本發(fā)明減小了有效寄生電容，寄生電容作為柵極電容存在，以利用背柵控制信號(hào)抵消開關(guān)性能的剩余的限制，并幾乎不對(duì)源和漏節(jié)點(diǎn)造成負(fù)擔(dān)。根據(jù)本發(fā)明的更具體的方面，還提供了一種減小有效可見電容的方法，有效可見電容與實(shí)際物理電容相對(duì)。根據(jù)本發(fā)明的一些方面，是通過抵消有效的信號(hào)負(fù)載，歸因于寄生柵電容以及其他固有電容，包括例如剩余的限制性能的源和漏結(jié)電容，來實(shí)現(xiàn)上述目的的。上述負(fù)載是通過在電容器的另一端上的控制信號(hào)(“跟隨器信號(hào)”)來抵消的，該控制信號(hào)或跟隨器信號(hào)追蹤于在源-漏終端之間傳輸?shù)男盘?hào)。根據(jù)本發(fā)明的另一實(shí)施方式，開關(guān)結(jié)構(gòu)包括數(shù)據(jù)鏈路，數(shù)據(jù)鏈路通過一個(gè)基于FET的開關(guān)可切換地連接在溝道之間，基于FET的開關(guān)包括FET晶體管，F(xiàn)ET晶體管包括柵極、背柵、源極和漏極終端。基于FET的開關(guān)配置為在柵極終端處通過運(yùn)行于信號(hào)通過模式來響應(yīng)控制信號(hào)，在信號(hào)通過模式下，通過在源極和漏極終端之間耦合信號(hào)的第一部分來在源極和漏極終端之間通過交流信號(hào)。在這種稱為FET導(dǎo)通狀態(tài)下，交流信號(hào)的另一部分通過基于FET的開關(guān)的固有電容兩端的交流耦合而被丟棄(或因此而轉(zhuǎn)向)。在另一種(阻斷)模式下，開關(guān)運(yùn)行為實(shí)質(zhì)上阻斷信號(hào)在源極端和漏極端之間的傳輸。偏置電路實(shí)現(xiàn)為利用跟隨器信號(hào)來偏置FET晶體管的背柵端，從而抵消由FET的固有電容引起的負(fù)載，固有電容包括例如與柵極有關(guān)的電容和該FET特有的結(jié)電容。在很多開關(guān)結(jié)構(gòu)中，源極結(jié)電容和漏極結(jié)電容分別連接到源極節(jié)點(diǎn)和漏極節(jié)點(diǎn)，而所述電容的另一端是由阱或襯底(典型地，連接到供電電壓)形成的。結(jié)電容在信號(hào)上形成一個(gè)負(fù)載，由于需要將部分信號(hào)由FET開關(guān)的源極和/或漏極端驅(qū)動(dòng)到背柵，在電容上的信號(hào)將會(huì)減小，例如欲在開關(guān)處于導(dǎo)通狀態(tài)時(shí)通過開關(guān)的追蹤相同的高速(交流)信號(hào)的跟隨器信號(hào)。示例地，可以通過驅(qū)動(dòng)器實(shí)現(xiàn)，或者通過被動(dòng)地從背柵節(jié)點(diǎn)到信號(hào)節(jié)點(diǎn)之外的其他節(jié)點(diǎn)之間生成相比于背柵節(jié)點(diǎn)到信號(hào)節(jié)點(diǎn)的阻抗而言更高的阻抗(如可見的)來實(shí)現(xiàn)，或者二者的結(jié)合來實(shí)現(xiàn)。本發(fā)明既可用來減小信號(hào)負(fù)載，又可用于提升線性度。因?yàn)樾盘?hào)會(huì)去到基本的FET結(jié)構(gòu)的四個(gè)端，背柵電壓的變化得以大大減少，從而由于體效應(yīng)引起的導(dǎo)通電阻變化也大大減小。在不同的實(shí)施方式中可以使用不同的偏置電路。例如，偏置電路可以利用驅(qū)動(dòng)電路和/或被動(dòng)電路來向開關(guān)電路的背柵提供交流和直流偏置信號(hào)。例如，在部分實(shí)施方式中，偏置電路配置為通過偏置信號(hào)(例如，通過開關(guān)的相應(yīng)于高頻(交流)信號(hào)的跟隨器信號(hào))驅(qū)動(dòng)背柵端來偏置FET晶體管的背柵。跟隨器信號(hào)不需要嚴(yán)格地跟隨，例如電壓/相位并不需要精確地跟隨，因?yàn)楸景l(fā)明的實(shí)施方式可調(diào)整為優(yōu)化跟隨器信號(hào)的有效負(fù)載的抵消功用，以實(shí)現(xiàn)實(shí)質(zhì)性的提升(如至少20％)。在部分實(shí)施方式中，背柵端可以利用交流和/或直流偏置信號(hào)驅(qū)動(dòng)。用于驅(qū)動(dòng)背柵端的電路的帶寬可以限制頻率范圍，在其中電容得以有效地減小。在部分實(shí)施方式中，可以包括被動(dòng)電路，用以被動(dòng)地輔助于向背柵端提供跟隨器信號(hào)。在一種示例的被動(dòng)偏置電路中，對(duì)信號(hào)構(gòu)成有效負(fù)載的阻抗包括與從背柵端看到的阻抗相串聯(lián)的電容(從源極信號(hào)到背柵端)，該看到的阻抗不包括該電容。如果前述的后一阻抗增大，則所述負(fù)載從而可以減小，性能得以提升。被動(dòng)偏置電路將引致背柵端對(duì)除了偏置信號(hào)來源之外的任何節(jié)點(diǎn)具有大阻抗。根據(jù)本發(fā)明的一種實(shí)施方式，偏置電路可配置為被動(dòng)地向背柵端提供跟隨器信號(hào)。在部分實(shí)施方式中，偏置電路配置為在跟隨器信號(hào)之外還向背柵端提供直流偏置。在部分實(shí)施方式中，偏置電路配置為將背柵端向參考電壓偏置，從而阻抗(從源極向漏極看到的)導(dǎo)致所需要的偏置信號(hào)(例如跟隨器信號(hào))被提供到背柵端。在部分特定的實(shí)施方式中，偏置的系列電阻朝向參考電壓。在某些實(shí)施方式中，控制電路配置為在柵極端選擇性地生成控制信號(hào)，以及控制模式和驅(qū)動(dòng)電壓施加到偏置電路上。在此情況下，取決于運(yùn)行的控制模式，在背柵端發(fā)生了電壓偏置。在部分實(shí)施方式中，基于FET的開關(guān)電路可以實(shí)現(xiàn)在各種半導(dǎo)體區(qū)域，以向背柵端提供偏置。例如，在一種實(shí)現(xiàn)方式中，開關(guān)電路包括多個(gè)在襯底的P型阱區(qū)域中的源區(qū)和漏區(qū)。在P型阱上包括柵區(qū)，處于源區(qū)和漏區(qū)中間，以形成一個(gè)或多個(gè)FET。在一些實(shí)施方式中，基于隔離的原因，具有不均等信號(hào)的開關(guān)被置于不同的P阱中，以避免產(chǎn)生隱含的耦合路徑而引起額外的負(fù)載。P型阱區(qū)是P型區(qū)，F(xiàn)ET的背柵端可在其中被偏置。也可包括其他區(qū)域，以利于向背柵端提供偏置信號(hào)。例如，在某些實(shí)施方式中，可以利用電阻性路徑通過幾個(gè)區(qū)域，如P型阱、襯底和隔離區(qū)，來向背柵端提供偏置信號(hào)。根據(jù)本發(fā)明的一種實(shí)施方式，該偏置電路在串聯(lián)電阻路徑內(nèi)提供電阻，以通過P型阱將偏置信號(hào)傳輸?shù)奖硸哦?。根?jù)本發(fā)明的一種實(shí)施方式，偏置電路提供第二電阻，第二電阻配置為偏置N型隔離層，N型隔離層在P型阱下圍繞著P型阱。示例地，該N型隔離層可包括深N阱?？蛇x地，可以利用SOI工藝形成具有隔離層的垂直隔離。請(qǐng)參考附圖，圖1A所示的是根據(jù)本發(fā)明一種實(shí)施方式的開關(guān)電路，其包括了一個(gè)示例性的開關(guān)，開關(guān)選擇性地耦合初級(jí)和次級(jí)數(shù)據(jù)鏈路，其具有偏置電路，用于抵消由于固有電容引起的負(fù)載，固有電容包括與開關(guān)有關(guān)的源極和漏極結(jié)電容。圖1A所示的開關(guān)電路是一種基于FET的開關(guān)，配置為響應(yīng)于選擇信號(hào)(如Sel)而在節(jié)點(diǎn)P1和P2(如FET開關(guān)的源極端和漏極端)之間提供數(shù)據(jù)鏈路。開關(guān)電路包括偏置電路102，偏置電路102配置為向FET開關(guān)提供電壓，以抵消與開關(guān)有關(guān)的所述固有電容所導(dǎo)致的負(fù)載。如圖1A所示的開關(guān)可以被連接為實(shí)現(xiàn)高速?gòu)?fù)用器開關(guān)。圖1B所示的是兩個(gè)開關(guān)電路，其配置為形成一個(gè)復(fù)用器，復(fù)用器選擇性地將輸入端口(如節(jié)點(diǎn)P1)耦合到初級(jí)輸出端口或次級(jí)輸出端口(如P2(a)和P2(b))中的一個(gè)。響應(yīng)于選擇信號(hào)(如Sel)，每個(gè)數(shù)據(jù)鏈路被選擇性地耦合到相應(yīng)的開關(guān)(例如圖1A所示的開關(guān))的輸入端。如在圖1A中所描述的，每個(gè)開關(guān)分別包括偏置電路(如112或114)，配置用于抵消由于上述電容引起的負(fù)載。根據(jù)這種設(shè)置，所述開關(guān)形成了一個(gè)1*2的復(fù)用器。所述設(shè)置還可以被擴(kuò)展為具有額外的輸入或輸出端口的復(fù)用器。在這種擴(kuò)展中，每個(gè)額外的開關(guān)都可以相似地包括相應(yīng)的用于抵消開關(guān)的電容的負(fù)載的偏置電路。圖1A和圖1B所示的開關(guān)可以在多種不同的開關(guān)電路中實(shí)現(xiàn)。比如，在一些實(shí)施方式中，每個(gè)開關(guān)都可以實(shí)現(xiàn)為具有一個(gè)單獨(dú)的FET。在其他一些實(shí)施方式中，也可安排多個(gè)FET來實(shí)現(xiàn)每個(gè)開關(guān)。例如，圖2所示的是根據(jù)本發(fā)明的另一示例的實(shí)施方式的開關(guān)電路，該開關(guān)電路可用于響應(yīng)于柵驅(qū)動(dòng)偏置電路(圖未示)而選擇性地將源極端和/或漏極端的高速信號(hào)耦合到背柵，柵驅(qū)動(dòng)偏置電路用于抵消與FET有關(guān)的固有電容所引起的負(fù)載。圖2中的電路所示的是一種可以用來實(shí)現(xiàn)圖1A和圖1B中的開關(guān)的單個(gè)FET電路。該FET配置為響應(yīng)于施加到FET的柵極上的信號(hào)而選擇性地將交流信號(hào)在源極節(jié)點(diǎn)和漏極節(jié)點(diǎn)之間傳輸。偏置電路202配置為抵消FET的固有電容引起的負(fù)載。本發(fā)明的各實(shí)施方式中都適用數(shù)個(gè)開關(guān)電路，為描述與展示的簡(jiǎn)便，在此只參考單個(gè)MOSFET對(duì)各示例進(jìn)行描述?？梢岳斫獾氖牵景l(fā)明的方法和教示(通常)也可以相似地適用于由其他形式的晶體管實(shí)現(xiàn)的開關(guān)，如MOSFET的其他設(shè)置和基于CMOS的開關(guān)。圖3包括了四個(gè)相互關(guān)聯(lián)的圖示3A、3B、3C、3D。第一個(gè)圖3A所示的是一種N型MOSFET開關(guān)電路，具有與圖2所示的電路相似的構(gòu)造。圖3B所示的是圖3A中的N型MOSFET開關(guān)電路的展示模式，其示出了MOSFET的源極、漏極、柵極和背柵端之間的寄生電容。圖3C所示的是圖3B的模型開關(guān)電路處于接通狀態(tài)，其中由具有高電壓的Vbias信號(hào)驅(qū)動(dòng)?xùn)艠O。相反地，圖3D所示的是圖3B中的模型開關(guān)電路處于關(guān)斷狀態(tài)，其中由具有低電壓的Vbias信號(hào)驅(qū)動(dòng)?xùn)艠O。圖4A所示的是一種如圖2所示的開關(guān)電路結(jié)構(gòu)，以及漏極與背柵、和源極與背柵之間的固有電容的示例，它們通常是由源極和漏極結(jié)電容所主導(dǎo)的；以及用于將固有電容向襯底區(qū)域偏置的信號(hào)。該開關(guān)包括偏置電路，偏置電路包括驅(qū)動(dòng)器，驅(qū)動(dòng)器配置為向MOSFET的背柵提供跟隨器信號(hào)。如圖4A所示，用于驅(qū)動(dòng)背柵的跟隨器信號(hào)示例地可以由源極或漏極端獲得。MOSFET具有柵極、背柵、源極和漏極端，基于FET的開關(guān)配置為在柵極端響應(yīng)控制信號(hào)。MOSFET配置為響應(yīng)于控制信號(hào)而運(yùn)行于信號(hào)通過模式和非通過模式。在信號(hào)通過模式下，通過在源極和漏極端之間耦合信號(hào)的第一部分來在源極和漏極端之間通過交流信號(hào)，而交流信號(hào)的另一部分由于基于FET的開關(guān)相關(guān)的固有電容上的交流耦合而被分流。在非通過模式下，信號(hào)在源極端和漏極端之間的傳輸實(shí)質(zhì)上被阻斷。偏置電路配置為利用跟隨器信號(hào)來偏置MOSFET晶體管的背柵端。如上所述，跟隨器信號(hào)向背柵端提供一個(gè)電壓，其接近提供到背柵電容另一端的交流電壓(如源極和漏極)。如此，與基于FET的開關(guān)相關(guān)的固有電容所引起的負(fù)載可以被抵消。在一些實(shí)施方式中，開關(guān)電路實(shí)現(xiàn)為包括偏置電路，偏置電路配置為助利于在提供直流偏置信號(hào)的同時(shí)還向MOSFET的背柵端提供一個(gè)交流偏置信號(hào)(如跟隨器信號(hào))。圖4B所示的是根據(jù)本發(fā)明的一種實(shí)施方式的另一種具有偏置電路的MOSFET開關(guān)。圖4B所示的開關(guān)與圖4A所示的相似，但還包括一個(gè)電阻性耦合的偏置電路，偏置電路配置為助利于向背柵提供偏置信號(hào)。通過電阻性耦合的偏置電路提供直流偏置信號(hào)，通過MOSFET的固生電容提供(或驅(qū)動(dòng)出)交流偏置信號(hào)。可以在不同的實(shí)現(xiàn)方式中利用不同的偏置電路來向MOSFET的背柵端提供跟隨器信號(hào)。圖4C至圖4E所示的是根據(jù)本發(fā)明諸多實(shí)施方式的幾種具有不同偏置電路的開關(guān)電路。其中圖4C所示的是根據(jù)本發(fā)明另一種示例的實(shí)施方式的具有另一種偏置電路的高速M(fèi)OSFET開關(guān)。該MOSFET開關(guān)與圖4B中所示的相似，但具有配置為向背柵端(如節(jié)點(diǎn)B)提供直流偏置和跟隨器信號(hào)的偏置電路。例如，DC偏置信號(hào)可以通過襯底通過電阻性路徑提供。圖4D所示的是根據(jù)本發(fā)明的另一種示例的實(shí)施方式的具有另一種偏置電路的高速M(fèi)OSFET開關(guān)。該MOSFET開關(guān)與圖4C中所示的相似，通過經(jīng)電阻(R)向背柵施加第二直流偏置信號(hào)(Vbias2)來向背柵端(如節(jié)點(diǎn)B)提供直流偏置和跟隨器信號(hào)。圖4D中所示的模式還示出了背柵和深N阱之間的寄生電容(Cpwndnw)，例如對(duì)于三阱(具有P型阱和深N型阱)。圖4E所示的是根據(jù)本發(fā)明的一種實(shí)施方式的另一種高速M(fèi)OSFET開關(guān)。該MOSFET開關(guān)與圖4D中所示的相似，但包括額外的偏置電路，以通過經(jīng)電阻(圖4E中的R)向背柵施加直流偏置電壓(Vbias3)。例如，該Vbias3電壓可以提供到深N型阱，如圖4D的描述。圖5A、5B和5C分別示出了圖4C、4D和4E中配置為實(shí)現(xiàn)MOSFET開關(guān)的MOSFET半導(dǎo)體的截面。圖5A、5B和5C所示MOSFET半導(dǎo)體中的每一個(gè)都包括多個(gè)位于襯底(如P襯底)的P阱(PW)中的源區(qū)和漏區(qū)。柵區(qū)包括在P阱上的源區(qū)和漏區(qū)之間。典型地，為了得到器件的所需方面的比率或?yàn)楸景l(fā)明的各實(shí)施方式而得到的與FET的背柵端的所需的耦合，MOSFET開關(guān)中的源區(qū)、漏區(qū)和柵區(qū)的數(shù)量可以增加或減少。P型阱區(qū)是P型區(qū)，背柵端可在其中被偏置。圖5A所示的是MOSFET開關(guān)的一種示例的物理布圖展示的截面圖，并示出了如圖4C所示的等效電路圖。在本實(shí)施方式中，P型襯底和其中的P型電阻區(qū)域配置為通過電流以在位于P阱(PW)中的背柵端上發(fā)生直流電壓偏置，在其路徑中具有串聯(lián)阻抗，從而輔助于抵消與基于FET的開關(guān)相關(guān)的固有電容所引起的負(fù)載。在這種結(jié)構(gòu)中，結(jié)電容與電阻串聯(lián)地位于P阱(PW)和襯底連接之間。從而，形成了一個(gè)高通濾波器，用于過濾通過襯底提供到P阱(PW)的偏置信號(hào)。在本示例中，通過包括額外的非低電阻性材料的路徑長(zhǎng)度，可以增加從P阱區(qū)(PW)的背柵端到其他節(jié)點(diǎn)的阻抗。例如，如圖5A所示，在P阱的右邊形成了P型阱接頭(P-tap)。P-tap由襯底的一部分(PW-block)與P阱(PW)相分開。P阱阻斷區(qū)域?qū)⑾齈阱與P-tap之間的表面上的低阻抗路徑(與襯底相比)，并增大串聯(lián)阻抗。路徑的電阻以及從而的偏置電壓的強(qiáng)度依賴于PW由PW-block區(qū)與P-tap相隔的距離，以及襯底的電阻率。盡管在襯底中可得到的串聯(lián)阻抗的最大值是有限的，但應(yīng)當(dāng)說明的是，由于典型的高速信號(hào)阻抗約為50歐姆，數(shù)百歐姆的串聯(lián)阻抗已經(jīng)可以提供實(shí)質(zhì)性的改進(jìn)。從而，只要寄生負(fù)載阻抗實(shí)質(zhì)性地大于50歐姆，其對(duì)于信號(hào)的影響就有限。圖5B所示的是MOSFET開關(guān)的一種示例的物理布圖展示的截面圖，并示出了如4D所示的涉及三阱的等效電路圖。該布圖與圖5A所示的相似，但在開關(guān)的P阱(PW)中包括了第二P型阱接頭。第二P-tap與P阱(PW)一起作為電阻性路徑，配置為通過電阻(R)向P阱(PW)中的背柵端提供直流電壓偏置(如Vbias2)，從而助利于抵消與基于FET的開關(guān)有關(guān)的固有電容所引起的負(fù)載。該額外的電阻(R)增加了對(duì)于偏置電壓的阻抗，從而提升了跟隨器的范圍和精度。在一些實(shí)施方式中，P阱(PW)還可以與襯底相隔離。例如，如圖5B所示，P阱通過N型阱環(huán)(在旁邊環(huán)繞PW)和深N型阱(DNW)與襯底相隔離，深N型阱(DNW)形成于PW下方并與前述N型阱環(huán)相連，從而在P阱(PW)和襯底之間形成兩道PN結(jié)屏障。由于沒有通向襯底的替代的歐姆性路徑，隔離的P阱區(qū)域可以在電路設(shè)計(jì)時(shí)通過高阻抗單獨(dú)偏置。對(duì)于高頻來說，信號(hào)負(fù)載阻抗由兩個(gè)串聯(lián)的電容構(gòu)成，一個(gè)是從偏置信號(hào)至PW，另一個(gè)從PW到DNW，其中DNW連接到供電電壓。在圖5B的結(jié)構(gòu)中，有兩個(gè)隔離的阱，它們都可以分別地被單獨(dú)偏置。如圖5B中的電路模型所示，結(jié)電容耦合到P阱。P阱通過一個(gè)電阻性路徑連接到Vbias2，以及通過另一個(gè)寄生結(jié)電容Cpwdnw與DNW串聯(lián)。DNW連接到電壓Vdd。在完全隔離P阱的實(shí)施方式中，PW/DNW結(jié)和DNW/襯底結(jié)包圍整個(gè)器件，將會(huì)變得較大。然而，它們的電容卻遠(yuǎn)小于源極和漏極結(jié)電容。其原因是電容性密度如摻雜水平通常非常小，而且沒有柵效應(yīng)。從而，有效的信號(hào)負(fù)載電容顯著減小。一些實(shí)施方式可能使用其他隔離技術(shù)來增加對(duì)背柵端的阻抗。例如，可選地，使用SOI技術(shù)來將背柵端與襯底隔離。圖5C所示的是MOSFET開關(guān)的一種示例的物理布圖展示的截面圖，并示出了如4E所示的涉及三阱的等效電路圖。該布圖與圖5B所示的相似，但進(jìn)一步地利用另一個(gè)偏置信號(hào)(Vbias3)偏置了N型阱和DNW。在這種結(jié)構(gòu)中，P阱(PW)連接到Vbias2(通過第一電阻R)，并通過另一個(gè)寄生結(jié)電容Cpwdnw連接到DNW。DNW連接到Vbias3(通過第二電阻R)，并還通過另外一個(gè)寄生結(jié)電容Cdnwsub連接到襯底。偏置信號(hào)Vbias2經(jīng)由通過P阱(PW)的第一電阻性路徑被提供到P阱(PW)中的背柵。相比于MOSFET的PW、NW和DNW上自然存在的電阻，第一和第二電阻在所述路徑上提供額外的電阻，所述路徑用于提供偏置信號(hào)(Vbias2和Vbias3)。在一些實(shí)施方式中，可以使用電荷泵來向DNW提供偏置信號(hào)Vbias3。典型地，結(jié)可以承受的電壓高于基本的FET結(jié)構(gòu)，特別是低摻雜的P阱/DNW結(jié)和DNW/襯底結(jié)中。由于DNW偏置對(duì)于NFET開關(guān)的性能的影響甚微，其電壓可以被電荷泵泵升到高電壓水平，同時(shí)還保持低于擊穿電壓的安全限制。例如，F(xiàn)ET的結(jié)可以被偏置到高達(dá)或高于供電電壓Vdd(如3-10V)，只要其不超過擊穿電壓的安全限制范圍。由于柵跟隨信號(hào)開關(guān)結(jié)構(gòu)典型地包括電荷泵，用于生成較高的供電電壓來控制直流柵偏置，其可以被用于以更高的偏置電壓來偏置DNW，該偏置電壓高于其他可能得到的電壓。在一些實(shí)施方式中，也可以可選地/額外地利用電荷泵來偏置P阱(如將P阱偏置到負(fù)電壓)。在一些實(shí)施方式中，結(jié)的增大的反向偏置可用于改善高頻下的關(guān)斷狀態(tài)隔離，以及降低另一個(gè)關(guān)斷狀態(tài)下連接的開關(guān)的信號(hào)負(fù)載，在彼等器件下，結(jié)電容在FET開關(guān)上形成容性通過的耦合路徑。對(duì)于這種增大的反向偏置的進(jìn)一步信號(hào)，可以參考MadanVemula等人申請(qǐng)的美國(guó)專利申請(qǐng)第13/835554號(hào)，名為“CROSSTALKMITIGATION”，該專利申請(qǐng)同時(shí)遞交(并作為引用結(jié)合在本文中作為開關(guān)的FET柵上相關(guān)的偏置電壓控制的參考)。部分實(shí)施方式還可進(jìn)一步配置為偏置FET開關(guān)的柵，從而其柵和背柵都以跟隨器信號(hào)被偏置。在該種實(shí)施方式中，高阻抗柵偏置電路從柵端和背柵端去除信號(hào)負(fù)載。這種偏置的各方面在公開號(hào)為2012/0146705的美國(guó)專利文獻(xiàn)中有進(jìn)一步的討論(其作為引用結(jié)合在本文中作為相關(guān)的偏置電壓控制的參考)。盡管本發(fā)明的各示例都結(jié)合單獨(dú)的FET開關(guān)進(jìn)行描述，本發(fā)明的實(shí)施方式對(duì)于利用許多個(gè)基于FET的開關(guān)的開關(guān)電路(如MxN復(fù)用器)而言同樣適用。相似地，盡管本發(fā)明的各示例都參考N型FET進(jìn)行描述，本發(fā)明的各實(shí)施方式對(duì)于利用P型FET實(shí)現(xiàn)的電路亦適用，在彼種情況下，各個(gè)電壓和摻雜特性當(dāng)然地不相同。相似地，所屬技術(shù)領(lǐng)域的技術(shù)人員可以明了，所述的N型FET可以由互補(bǔ)型MOSFET(CMOS型FET)替換，其中跟隨器信號(hào)以對(duì)偶的形式提供給CMOSFET結(jié)構(gòu)中的每個(gè)互補(bǔ)的晶體管。進(jìn)一步地，所述實(shí)施方式(及其可能的變化)還可以適用于SOI(絕緣體上硅)的實(shí)現(xiàn)方式。盡管本發(fā)明的各實(shí)施方式的示例是以FET晶體管進(jìn)行描述的，本發(fā)明各實(shí)施方式也可以用其他包括結(jié)的技術(shù)來實(shí)現(xiàn)，只要其中減小結(jié)電容的影響有利于該應(yīng)用。根據(jù)以上討論和描述，所屬技術(shù)領(lǐng)域的技術(shù)人員可以在無須嚴(yán)格遵從于前述實(shí)施方式和應(yīng)用的情況下作出種種修改或變動(dòng)。例如，在某些情況下本發(fā)明的實(shí)施方式在單獨(dú)的附圖中進(jìn)行展示，但應(yīng)當(dāng)理解的是，盡管未必明確地在本發(fā)明的附圖或說明書中指出，但其中一幅附圖中的某些特征可以被結(jié)合到另一附圖的特征中實(shí)施。再例如，在某些實(shí)現(xiàn)方式中，源極和漏極連接可以互換。此等修改并不背離本發(fā)明的真實(shí)精神和范圍，以及附后的權(quán)利要求所述的范圍。