1.一種基于動(dòng)態(tài)振鈴式運(yùn)算放大器的高速流水線-逐次逼近型ADC，其特征在于，包括：
流水線型量化前端，實(shí)現(xiàn)所述ADC中的高位的量化，其中所述流水線型量化前端內(nèi)設(shè)置有用于進(jìn)行殘差放大的動(dòng)態(tài)振鈴式殘差放大器；
余量量化后端，由兩個(gè)逐次逼近型ADC子通道構(gòu)成，用于實(shí)現(xiàn)ADC中的低位的比較量化，其中所述兩個(gè)逐次逼近型ADC子通道的輸入端分別連接所述動(dòng)態(tài)振鈴式殘差放大器的輸出端；
數(shù)字選擇和冗余位校準(zhǔn)模塊，與所述兩個(gè)逐次逼近型ADC子通道的輸出端相連接并用于實(shí)現(xiàn)雙通道時(shí)間交織的所述逐次逼近型ADC的數(shù)字輸出選擇、數(shù)字輸出的時(shí)刻對(duì)準(zhǔn)以及冗余位校準(zhǔn)。
2.如權(quán)利要求1所述的高速流水線-逐次逼近型ADC，其特征在于，所述流水線型量化前端為帶冗余位的M位量化前端，其中M為正整數(shù)，所述帶冗余位的M位量化前端包括柵壓自舉采樣開(kāi)關(guān)、M位閃存型ADC、M位溫度計(jì)編碼電容型DAC、所述動(dòng)態(tài)振鈴式殘差放大器，
其中，所述流水線型量化前端的輸入信號(hào)分成兩路，分別在所述M位閃存型ADC和所述M位溫度計(jì)編碼電容型DAC上實(shí)現(xiàn)信號(hào)采樣。
3.如權(quán)利要求2所述的高速流水線-逐次逼近型ADC，其特征在于，所述兩路的輸入信號(hào)的采樣電平值的偏差由所述M位量化前端的冗余位消除。
4.如權(quán)利要求1所述的高速流水線-逐次逼近型ADC，其特征在于，所述動(dòng)態(tài)振鈴式殘差放大器采用偽差分形式，其由第一級(jí)反相器、第二級(jí)反相器和第三級(jí)反相器構(gòu)成，其中所述第一級(jí)反相器設(shè)置有兩個(gè)具有正反饋效果的第一電阻和第二電阻，所述第一電阻的一端與第二電阻的一端相連，所述第一電阻的另一端連接第一級(jí)反相器中的PMOS管的漏端和第二級(jí)反相器中NMOS管的柵端，且所述第二 電阻的另一端連接第一級(jí)反相器中的NMOS管的漏端和第二級(jí)反相器中PMOS管的柵端。
5.如權(quán)利要求1所述的高速流水線-逐次逼近型ADC，其特征在于，進(jìn)一步包括：時(shí)鐘生成模塊，根據(jù)外部輸入的頻率分別生成所述流水線型量化前端的控制時(shí)鐘信號(hào)以及所述余量量化后端的控制時(shí)鐘信號(hào)。
6.如權(quán)利要求5所述的高速流水線-逐次逼近型ADC，其特征在于，所述兩個(gè)逐次逼近型ADC子通道為N位逐次逼近型ADC，其中N為正整數(shù)，所述N位逐次逼近型ADC由二進(jìn)制編碼的DAC、動(dòng)態(tài)比較器、異步控制邏輯電路組成，
其中，所述余量量化后端的控制時(shí)鐘信號(hào)接入異步控制邏輯電路，以產(chǎn)生根據(jù)邏輯判斷結(jié)果得到的異步控制時(shí)序，進(jìn)而實(shí)現(xiàn)所述二進(jìn)制編碼的DAC和動(dòng)態(tài)比較器的控制。
7.如權(quán)利要求6所述的高速流水線-逐次逼近型ADC，其特征在于，所述兩個(gè)逐次逼近型ADC子通道采用頂極板采樣方式實(shí)現(xiàn)。
8.如權(quán)利要求1所述的高速流水線-逐次逼近型ADC，其特征在于，所述數(shù)字選擇和冗余位校準(zhǔn)模塊由數(shù)字電路實(shí)現(xiàn)。