本發(fā)明涉及一種將導(dǎo)通截止動(dòng)作特性不同的多種半導(dǎo)體開關(guān)元件、例如IGBT和MOS-FET并聯(lián)設(shè)置而構(gòu)成的功率半導(dǎo)體裝置，特別涉及一種能夠減少在所述多種半導(dǎo)體開關(guān)元件的導(dǎo)通或截止時(shí)產(chǎn)生的浪涌、開關(guān)損耗的簡(jiǎn)易結(jié)構(gòu)的半導(dǎo)體開關(guān)裝置。

背景技術(shù)：

DC-DC轉(zhuǎn)換器等開關(guān)電源裝置、對(duì)電動(dòng)機(jī)進(jìn)行驅(qū)動(dòng)的逆變器等電力變換裝置是使用IGBT、MOS-FET等電力用半導(dǎo)體元件來作為用于對(duì)輸入電力進(jìn)行切換的半導(dǎo)體開關(guān)元件而構(gòu)成的。另外，在這種半導(dǎo)體開關(guān)裝置中，強(qiáng)烈期望減少在所述電力用半導(dǎo)體元件的導(dǎo)通或截止時(shí)產(chǎn)生的浪涌、開關(guān)損耗。

以往，為了滿足這種期望，提倡的是，作為所述電力用半導(dǎo)體元件，將具有阻擋層電壓(日語：えんそう電圧)并且大電流域中的壓降小的IGBT與具有恒電阻特性的MOS-FET并聯(lián)使用。

此外，所述阻擋層電壓是指如圖7中IGBT的電壓電流特性A所示那樣不使電流在低電壓域C中流通的電壓。另外，所述恒電阻特性是指如下的特性：如圖7中MOS-FET的電壓電流特性B所示，在施加于半導(dǎo)體元件(MOS-FET)的電壓V_DS從零到規(guī)定的電壓的期間，流通與其導(dǎo)通電阻相應(yīng)的電流。

順帶一提，將所述IGBT和所述MOS-FET并聯(lián)使用而構(gòu)成的半導(dǎo)體開關(guān)裝置構(gòu)成為：在低電流域中利用MOS-FET的恒電阻特性，并且在大電流域中主要利用IGBT的低壓降特性，來使輸入電力接通或斷開(切換)。根據(jù)這種結(jié)構(gòu)的半導(dǎo)體開關(guān)裝置，能夠針對(duì)從小電流到大電流的負(fù)荷電力的變化實(shí)現(xiàn)低損耗的開關(guān)，從而能夠?qū)崿F(xiàn)電力變換的高效化。即，在上述結(jié)構(gòu)的半導(dǎo)體開關(guān)裝置中，進(jìn)行定時(shí)控制使得在IGBT截止的定時(shí)之前MOS-FET導(dǎo)通，由此減少關(guān)斷時(shí)間長的所述IGBT中的開關(guān)損耗。

具體地說，對(duì)所述半導(dǎo)體開關(guān)元件進(jìn)行導(dǎo)通截止驅(qū)動(dòng)的驅(qū)動(dòng)電路1例如如圖8所示那樣具備第一開關(guān)元件3、第二開關(guān)元件4而構(gòu)成，第一開關(guān)元件3、第二開關(guān)元件4串聯(lián)連接于高電位側(cè)電源與低電位側(cè)電源之間，被柵極前級(jí)驅(qū)動(dòng)器(gate pre-driver)2以互為相反的方式進(jìn)行導(dǎo)通截止控制。所述第一開關(guān)元件3例如包括P溝道型的MOS-FET，發(fā)揮以下作用：將對(duì)半導(dǎo)體開關(guān)元件進(jìn)行導(dǎo)通驅(qū)動(dòng)所需的高電位的第一柵極驅(qū)動(dòng)電壓從所述高電位側(cè)電源輸出到該驅(qū)動(dòng)電路1的輸出端子5。另外，所述第二開關(guān)元件4例如包括N溝道型的MOS-FET，發(fā)揮以下作用：將對(duì)所述半導(dǎo)體開關(guān)元件進(jìn)行截止驅(qū)動(dòng)所需的低電位的第二柵極驅(qū)動(dòng)電壓從所述低電位側(cè)電源輸出到該驅(qū)動(dòng)電路1的輸出端子5。

所述柵極前級(jí)驅(qū)動(dòng)器2使上述的第一開關(guān)元件3、第二開關(guān)元件4以互為相反的方式導(dǎo)通或截止，由此向所述輸出端子5選擇性地輸出高電位的所述第一柵極驅(qū)動(dòng)電壓和低電位的所述第二柵極驅(qū)動(dòng)電壓中的一個(gè)。包括IGBT 6或MOS-FET 7的所述半導(dǎo)體開關(guān)元件在作為其控制端子的柵極處接收從這樣構(gòu)成的驅(qū)動(dòng)電路1輸出的柵極驅(qū)動(dòng)電壓，由此被導(dǎo)通截止驅(qū)動(dòng)。

在此，專利文獻(xiàn)1中公開了以下內(nèi)容：使在并聯(lián)設(shè)置的所述IGBT 6和所述MOS-FET 7的各柵極與所述輸出端子5之間設(shè)置的柵極電阻8a、8b的電阻值存在差。另外，專利文獻(xiàn)2中公開了以下技術(shù)：關(guān)于作為開關(guān)元件而并聯(lián)設(shè)置的所述IGBT 6和所述MOS-FET 7，在使開關(guān)元件導(dǎo)通的情況下使所述IGBT 6的導(dǎo)通定時(shí)以比所述MOS-FET 7的導(dǎo)通定時(shí)晚的方式錯(cuò)開，在使開關(guān)元件截止的情況下，使所述MOS-FET 7的截止定時(shí)以比所述IGBT 6的截止定時(shí)晚的方式錯(cuò)開，由此減輕開關(guān)損耗。

能夠應(yīng)用兩個(gè)文獻(xiàn)所公開的技術(shù)，具體地說，使對(duì)于所述MOS-FET 7的柵極電阻8b的電阻值比對(duì)于所述IGBT 6的柵極電阻8a的電阻值大。

根據(jù)像這樣使所述柵極電阻8a、8b的電阻值存在差的電路，能夠?qū)λ鯥GBT 6和所述MOS-FET 7的導(dǎo)通定時(shí)、截止定時(shí)進(jìn)行調(diào)整。具體地說，例如如圖8、圖9所示那樣，能夠通過從所述驅(qū)動(dòng)電路1輸出的所述第二柵極驅(qū)動(dòng)電壓來在先使所述IGBT 6截止之后使所述MOS-FET 7截止。在該情況下，能夠減輕由所述IGBT 6和所述MOS-FET 7構(gòu)成的開關(guān)中的截止時(shí)的開關(guān)損耗。

另外，反之，雖未圖示，但是如果使對(duì)于所述MOS-FET 7的柵極電阻8b的電阻值比對(duì)于所述IGBT 6的柵極電阻8a的電阻值小，則能夠通過從所述驅(qū)動(dòng)電路1輸出的所述第一柵極驅(qū)動(dòng)電壓來在使所述MOS-FET 7導(dǎo)通之后使所述IGBT 6導(dǎo)通。其結(jié)果，能夠減輕由所述IGBT 6和所述MOS-FET 7構(gòu)成的開關(guān)中的導(dǎo)通時(shí)的開關(guān)損耗。

但是，在圖8所示的結(jié)構(gòu)的電路中，只能針對(duì)半導(dǎo)體開關(guān)元件的導(dǎo)通時(shí)和截止時(shí)中的某一方減輕開關(guān)損耗，無法針對(duì)導(dǎo)通時(shí)和截止時(shí)這兩方減輕開關(guān)損耗。

另一方面，也能夠與如上所述那樣并聯(lián)設(shè)置的所述IGBT 6和所述MOS-FET 7的驅(qū)動(dòng)方法不同地如圖10所示那樣構(gòu)成為：分別針對(duì)所述柵極電阻8a、8b，將電阻值比該柵極電阻8a、8b的電阻值小的電阻9a、9b分別經(jīng)由二極管10a、10b而與該柵極電阻8a、8b分別并聯(lián)設(shè)置。然后，僅在所述開關(guān)的導(dǎo)通時(shí)和截止時(shí)中的某一方的情況下，所述電阻值小的電阻9a、9b借助于所述二極管10a、10b而起作用。

根據(jù)這樣構(gòu)成的電路，能夠在將從所述驅(qū)動(dòng)電路1輸出的所述第一柵極驅(qū)動(dòng)電壓經(jīng)由所述電阻值小的電阻9b迅速地施加到所述MOS-FET 7的柵極之后，將所述第一柵極驅(qū)動(dòng)電壓經(jīng)由所述電阻值大的電阻8a施加到所述IGBT6的柵極。另外，關(guān)于從所述驅(qū)動(dòng)電路1輸出的所述第二柵極驅(qū)動(dòng)電壓而言，能夠在將所述第二柵極驅(qū)動(dòng)電壓經(jīng)由所述電阻值小的電阻9a迅速地施加到所述IGBT 6的柵極之后，將所述第二柵極驅(qū)動(dòng)電壓經(jīng)由所述電阻值大的電阻8b施加到所述MOS-FET 7的柵極。

其結(jié)果，如圖11所示，能夠通過所述第一柵極驅(qū)動(dòng)電壓來在先使所述MOS-FET 7導(dǎo)通之后使所述IGBT 6導(dǎo)通，另外，能夠通過所述第二柵極驅(qū)動(dòng)電壓來在使所述IGBT 6截止之后使所述MOS-FET 7截止。另外，根據(jù)這樣構(gòu)成的電路，例如在通過未圖示的電流檢測(cè)單元檢測(cè)出負(fù)荷的短路時(shí)，能夠通過所述二極管10a和電阻值小的所述電阻9a來使所述IGBT 6的柵極-發(fā)射極間電壓急速地下降來使該IGBT 6迅速地截止，之后使所述MOS-FET 7截止。

但是，在該情況下，根據(jù)圖10可知，與圖8的驅(qū)動(dòng)電路結(jié)構(gòu)相比，增加了2個(gè)電阻和2個(gè)二極管，因此電路結(jié)構(gòu)變得復(fù)雜而且制造成本增大，這是不可否認(rèn)的。

與此相對(duì)，也能夠與上述的兩個(gè)例子不同地，如圖12所示那樣與所述IGBT 6及所述MOS-FET 7分別對(duì)應(yīng)地將2個(gè)驅(qū)動(dòng)電路1a、1b并聯(lián)設(shè)置，將這些驅(qū)動(dòng)電路1a、1b相互關(guān)聯(lián)且獨(dú)立地驅(qū)動(dòng)，由此將所述IGBT 6的導(dǎo)通截止定時(shí)和所述MOS-FET 7的導(dǎo)通截止定時(shí)相獨(dú)立地進(jìn)行調(diào)整。但是，與圖8所示的驅(qū)動(dòng)電路的結(jié)構(gòu)相比，該圖12所示的結(jié)構(gòu)的電路結(jié)構(gòu)變得復(fù)雜，而且制造成本增大。

專利文獻(xiàn)1：日本特開平4-354156號(hào)公報(bào)

專利文獻(xiàn)2：日本特開2002-165439號(hào)公報(bào)

技術(shù)實(shí)現(xiàn)要素：

發(fā)明要解決的問題

另外，在調(diào)整使所述IGBT 6和所述MOS-FET 7導(dǎo)通或截止的動(dòng)作定時(shí)的情況下，需要考慮所述IGBT 6和所述MOS-FET 7的元件特性的偏差、動(dòng)作閾值的溫度特性來設(shè)定所述柵極電阻8a、8b等的電阻值。另外，為了將這種因元件特性產(chǎn)生的變動(dòng)要素估計(jì)在內(nèi)地實(shí)現(xiàn)所述IGBT 6和所述MOS-FET 7的動(dòng)作定時(shí)的優(yōu)化，例如需要對(duì)所述IGBT 6和所述MOS-FET 7的元件構(gòu)造分別進(jìn)行改造等來提高所述IGBT 6的動(dòng)作閾值、并降低所述MOS-FET 7的動(dòng)作閾值。

然而，在提高了所述IGBT 6的動(dòng)作閾值的情況下，需要使第一柵極驅(qū)動(dòng)電壓足夠高，假如第一柵極驅(qū)動(dòng)電壓低則會(huì)產(chǎn)生無法對(duì)所述IGBT 6進(jìn)行導(dǎo)通驅(qū)動(dòng)的擔(dān)憂。另外，在降低了所述MOS-FET 7的動(dòng)作閾值的情況下，該MOS-FET 7的截止時(shí)的柵極電壓與動(dòng)作閾值之差變小。于是，對(duì)所述MOS-FET 7的噪聲容限(noise margin)下降，會(huì)產(chǎn)生所述MOS-FET 7因疊加于柵極驅(qū)動(dòng)信號(hào)的噪聲而錯(cuò)誤動(dòng)作的擔(dān)憂。

并且，在將2個(gè)驅(qū)動(dòng)電路1a、1b并聯(lián)設(shè)置的情況下，半導(dǎo)體開關(guān)裝置的結(jié)構(gòu)變得大型且復(fù)雜，從而成為成本上升的主要原因，這是不可否認(rèn)的。

本發(fā)明是考慮這種情況而完成的，其目的在于提供一種能夠減少在并聯(lián)設(shè)置的、例如包括IGBT和MOS-FET的多種半導(dǎo)體開關(guān)元件的導(dǎo)通或截止時(shí)產(chǎn)生的浪涌、開關(guān)損耗的簡(jiǎn)易結(jié)構(gòu)的半導(dǎo)體開關(guān)裝置。

用于解決問題的方案

為了達(dá)到上述的目的，本發(fā)明所涉及的半導(dǎo)體開關(guān)裝置的特征在于，具備：

開關(guān)電路部，其具備并聯(lián)連接的、導(dǎo)通截止動(dòng)作特性不同的多種半導(dǎo)體開關(guān)元件、例如IGBT和MOS-FET，使主電流接通或斷開；

驅(qū)動(dòng)電路，其具備拉電流端子和灌電流端子，按照對(duì)所述主電流的接通或斷開進(jìn)行控制的控制信號(hào)，從所述拉電流端子輸出使各所述半導(dǎo)體開關(guān)元件導(dǎo)通的第一驅(qū)動(dòng)電壓，并且從所述灌電流端子輸出使各所述半導(dǎo)體開關(guān)元件截止的第二驅(qū)動(dòng)電壓；以及

阻抗元件，其插入安裝于該驅(qū)動(dòng)電路中的所述拉電流端子與所述灌電流端子之間，使將各所述半導(dǎo)體開關(guān)元件導(dǎo)通或截止的動(dòng)作定時(shí)互不相同。

優(yōu)選的是，所述驅(qū)動(dòng)電路構(gòu)成為具備：第一輸出開關(guān)電路，其按照所述控制信號(hào)來從所述拉電流端子輸出所述第一驅(qū)動(dòng)電壓；以及第二輸出開關(guān)電路，其按照所述控制信號(hào)來從所述灌電流端子輸出所述第二驅(qū)動(dòng)電壓。

順帶一提，所述第一驅(qū)動(dòng)電壓是使所述多種半導(dǎo)體開關(guān)元件中的各個(gè)半導(dǎo)體開關(guān)元件導(dǎo)通所需的高電位的柵極驅(qū)動(dòng)電壓，所述第二驅(qū)動(dòng)電壓是使所述多種半導(dǎo)體開關(guān)元件中的各個(gè)半導(dǎo)體開關(guān)元件截止所需的比所述第一驅(qū)動(dòng)電壓低的低電位的柵極驅(qū)動(dòng)電壓。

具體地說，本發(fā)明所涉及的第一半導(dǎo)體開關(guān)裝置的特征在于，

具備定時(shí)調(diào)整用電阻元件，該定時(shí)調(diào)整用電阻元件作為阻抗元件，插入安裝于所述驅(qū)動(dòng)電路中的所述拉電流端子與所述灌電流端子之間，使將所述第一半導(dǎo)體開關(guān)元件和所述第二半導(dǎo)體開關(guān)元件導(dǎo)通或截止的動(dòng)作定時(shí)互不相同。

此外，所述驅(qū)動(dòng)電路也可以具備：

第一輸出開關(guān)電路，其按照所述控制信號(hào)來向所述拉電流端子輸出所述第一驅(qū)動(dòng)電壓；

第二輸出開關(guān)電路，其按照所述控制信號(hào)來與所述第一輸出開關(guān)電路相反地向所述灌電流端子輸出所述第二驅(qū)動(dòng)電壓；以及

第三輸出開關(guān)電路，其按照所述控制信號(hào)來與所述第一輸出開關(guān)電路相反地向所述拉電流端子輸出所述第二驅(qū)動(dòng)電壓。

順帶一提，所述第三輸出開關(guān)電路構(gòu)成為：在隨著從所述灌電流端子輸出所述第二驅(qū)動(dòng)電壓而使得所述第一半導(dǎo)體開關(guān)元件被截止之前，所述第三輸出開關(guān)電路向所述拉電流端子輸出使該第一半導(dǎo)體開關(guān)元件截止所需的所述第二驅(qū)動(dòng)電壓。

或者，所述第三輸出開關(guān)電路構(gòu)成為：在隨著所述第二輸出開關(guān)電路導(dǎo)通而使得所述第一半導(dǎo)體開關(guān)元件被截止之后，所述第三輸出開關(guān)電路從所述拉電流端子輸出所述第二驅(qū)動(dòng)電壓，以將該第一半導(dǎo)體開關(guān)元件保持為截止?fàn)顟B(tài)。

另外，本發(fā)明所涉及的第二半導(dǎo)體開關(guān)裝置的特征在于，具備：

開關(guān)電路部，其具備并聯(lián)連接的、導(dǎo)通截止動(dòng)作特性不同的第一半導(dǎo)體開關(guān)元件和第二半導(dǎo)體開關(guān)元件、例如IGBT和MOS-FET，使主電流接通或斷開；

第一驅(qū)動(dòng)電路，其按照對(duì)所述第一半導(dǎo)體開關(guān)元件和所述第二半導(dǎo)體開關(guān)元件的導(dǎo)通或截止進(jìn)行控制的控制信號(hào)來從第一輸出端子輸出使所述第一半導(dǎo)體開關(guān)元件導(dǎo)通或截止的驅(qū)動(dòng)電壓；

第二驅(qū)動(dòng)電路，其按照控制信號(hào)來從第二輸出端子輸出使所述第二半導(dǎo)體開關(guān)元件導(dǎo)通或截止的驅(qū)動(dòng)電壓；以及

定時(shí)調(diào)整用電容元件，其插入安裝于所述第一驅(qū)動(dòng)電路所具備的第一輸出端子與所述第二驅(qū)動(dòng)電路所具備的第二輸出端子之間，使將所述第一半導(dǎo)體開關(guān)元件和所述第二半導(dǎo)體開關(guān)元件導(dǎo)通或截止的動(dòng)作定時(shí)互不相同。

優(yōu)選的是，所述第一驅(qū)動(dòng)電路具備：第一開關(guān)電路，其按照所述控制信號(hào)來從所述第一輸出端子輸出使所述第一半導(dǎo)體開關(guān)元件導(dǎo)通所需的第一驅(qū)動(dòng)電壓；以及第二開關(guān)電路，其從所述第一輸出端子輸出使所述第一半導(dǎo)體開關(guān)元件截止所需的第二驅(qū)動(dòng)電壓來代替所述第一驅(qū)動(dòng)電壓，

另外，所述第二驅(qū)動(dòng)電路具備：第三開關(guān)電路，其按照所述控制信號(hào)來從所述第二輸出端子輸出使所述第二半導(dǎo)體開關(guān)元件導(dǎo)通所需的第三驅(qū)動(dòng)電壓；以及第四開關(guān)電路，其從所述第二輸出端子輸出使所述第二半導(dǎo)體開關(guān)元件截止所需的第四驅(qū)動(dòng)電壓來代替所述第三驅(qū)動(dòng)電壓。

順帶一提，所述第一驅(qū)動(dòng)電壓是使所述第一半導(dǎo)體開關(guān)元件導(dǎo)通所需的高電位的柵極驅(qū)動(dòng)電壓，所述第二驅(qū)動(dòng)電壓是使所述第一半導(dǎo)體開關(guān)元件截止所需的比所述第一驅(qū)動(dòng)電壓低的低電位的柵極驅(qū)動(dòng)電壓。并且，所述第三驅(qū)動(dòng)電壓是使所述第二半導(dǎo)體開關(guān)元件導(dǎo)通所需的高電位的柵極驅(qū)動(dòng)電壓，所述第四驅(qū)動(dòng)電壓是使所述第二半導(dǎo)體開關(guān)元件截止所需的比所述第三驅(qū)動(dòng)電壓低的低電位的柵極驅(qū)動(dòng)電壓。

優(yōu)選的是，所述第三開關(guān)電路構(gòu)成為經(jīng)由逆流防止用二極管來向所述第二驅(qū)動(dòng)電路的輸出端子輸出所述第三驅(qū)動(dòng)電壓，該逆流防止用二極管用于阻止所述定時(shí)調(diào)整用電容元件中蓄積的電荷的逆流。另外，所述定時(shí)調(diào)整用電容元件被設(shè)置成能夠通過第五開關(guān)電路而選擇性地從所述第一驅(qū)動(dòng)電路的輸出端子與所述第二驅(qū)動(dòng)電路的輸出端子之間斷開。

發(fā)明的效果

在本發(fā)明所涉及的半導(dǎo)體開關(guān)裝置中，在輸出使并聯(lián)設(shè)置的多種半導(dǎo)體開關(guān)元件(例如IGBT和MOS-FET)導(dǎo)通或截止的驅(qū)動(dòng)電壓的驅(qū)動(dòng)電路中，將用于輸出使各所述半導(dǎo)體開關(guān)元件導(dǎo)通所需的第一驅(qū)動(dòng)電壓的拉電流端子與用于輸出使各所述半導(dǎo)體開關(guān)元件截止所需的第二驅(qū)動(dòng)電壓的灌電流端子相獨(dú)立地進(jìn)行設(shè)置。而且，僅采用在這些拉電流端子與灌電流端子之間插入安裝阻抗元件這樣的簡(jiǎn)易結(jié)構(gòu)，就能夠使將各所述半導(dǎo)體開關(guān)元件導(dǎo)通或截止的動(dòng)作定時(shí)互不相同。

特別是，僅通過將定時(shí)調(diào)整用電阻元件用作所述阻抗元件，就能夠使到從所述拉電流端子輸出的所述第一驅(qū)動(dòng)電壓和從所述灌電流端子輸出的所述第二驅(qū)動(dòng)電壓分別被施加到各所述半導(dǎo)體開關(guān)元件的控制端子(柵極)為止的時(shí)間存在差。換言之，能夠使分別施加到各所述半導(dǎo)體開關(guān)元件的控制端子(柵極)的電壓達(dá)到從所述拉電流端子輸出的所述第一驅(qū)動(dòng)電壓為止的時(shí)間、以及達(dá)到從所述灌電流端子輸出的所述第二驅(qū)動(dòng)電壓為止的時(shí)間存在差。其結(jié)果，不變更各所述半導(dǎo)體開關(guān)元件的動(dòng)作閾值就能夠容易且可靠地使將各半導(dǎo)體開關(guān)元件導(dǎo)通或截止的動(dòng)作定時(shí)不同，因此雖然是簡(jiǎn)易的結(jié)構(gòu)，但能夠有效地減少在各所述半導(dǎo)體開關(guān)元件的導(dǎo)通或截止時(shí)產(chǎn)生的浪涌、開關(guān)損耗。

另外，在使用用于使所述多種半導(dǎo)體開關(guān)元件(例如IGBT和MOS-FET)分別導(dǎo)通或截止的第一驅(qū)動(dòng)電路和第二驅(qū)動(dòng)電路的情況下，僅通過在這些各驅(qū)動(dòng)電路的輸出端子之間插入安裝定時(shí)調(diào)整用電容元件，就能夠利用該定時(shí)調(diào)整用電容元件的充放電來容易地使各所述半導(dǎo)體開關(guān)元件的導(dǎo)通截止定時(shí)不同。

具體地說，能夠利用所述定時(shí)調(diào)整用電容元件的充放電電壓來例如使施加于MOS-FET的柵極的驅(qū)動(dòng)電壓比從所述第一驅(qū)動(dòng)電路輸出的第一驅(qū)動(dòng)電壓高。換言之，能夠使施加于所述IGBT的柵極的驅(qū)動(dòng)電壓比施加于所述MOS-FET的柵極的驅(qū)動(dòng)電壓低。其結(jié)果，能夠在所述IGBT導(dǎo)通之前可靠地使所述MOS-FET導(dǎo)通，另外，能夠在所述IGBT截止之后使所述MOS-FET截止。因而，能夠起到如下等在實(shí)用上很大的效果：雖然是在第一驅(qū)動(dòng)電路的輸出端子與第二驅(qū)動(dòng)電路的輸出端子之間插入安裝定時(shí)調(diào)整用電容元件這樣的簡(jiǎn)易結(jié)構(gòu)，但能夠使所述IGBT和MOS-FET的導(dǎo)通截止動(dòng)作定時(shí)不同，能夠可靠地減少所述IGBT中的開關(guān)損耗。

附圖說明

圖1是本發(fā)明的第一實(shí)施方式所涉及的半導(dǎo)體開關(guān)裝置的主要部分概要結(jié)構(gòu)圖。

圖2是表示圖1所示的半導(dǎo)體開關(guān)裝置的概要性的動(dòng)作的圖。

圖3是本發(fā)明的第二實(shí)施方式所涉及的半導(dǎo)體開關(guān)裝置的主要部分概要結(jié)構(gòu)圖。

圖4是表示圖3所示的半導(dǎo)體開關(guān)裝置的概要性的動(dòng)作的圖。

圖5是本發(fā)明的第三實(shí)施方式所涉及的半導(dǎo)體開關(guān)裝置的主要部分概要結(jié)構(gòu)圖。

圖6是表示圖5所示的半導(dǎo)體開關(guān)裝置的概要性的動(dòng)作的圖。

圖7是表示IGBT和MOS-FET的各電壓電流特性的圖。

圖8是表示以往的半導(dǎo)體開關(guān)裝置的結(jié)構(gòu)例的圖。

圖9是表示圖8所示的半導(dǎo)體開關(guān)裝置的概要性的動(dòng)作的圖。

圖10是表示以往的半導(dǎo)體開關(guān)裝置的另一結(jié)構(gòu)例的圖。

圖11是表示圖10所示的半導(dǎo)體開關(guān)裝置的概要性的動(dòng)作的圖。

圖12是表示以往的半導(dǎo)體開關(guān)裝置的又一結(jié)構(gòu)例的圖。

附圖標(biāo)記說明

1：驅(qū)動(dòng)電路；1a：第一驅(qū)動(dòng)電路；1b：第二驅(qū)動(dòng)電路；2、2a、2b：柵極前級(jí)驅(qū)動(dòng)器；3：第一開關(guān)元件(第一輸出開關(guān)電路)；4：第二開關(guān)元件(第二輸出開關(guān)電路)；3a：第一開關(guān)元件(第一開關(guān)電路)；4a：第二開關(guān)元件(第二開關(guān)電路)；3b：第三開關(guān)元件(第三開關(guān)電路)；4b：第四開關(guān)元件(第四開關(guān)電路)；5：輸出端子；5a：第一輸出端子；5b：第二輸出端子；6：IGBT；7：MOS-FET；8a、8b：柵極電阻；11：拉電流端子(輸出端子)；12：灌電流端子(輸出端子)；13：定時(shí)調(diào)整用電阻元件；14：第三開關(guān)元件(輔助輸出開關(guān)電路)；15：定時(shí)調(diào)整用電容元件；16：二極管；17：開關(guān)(第五開關(guān)電路)。

具體實(shí)施方式

下面，參照附圖，關(guān)于本發(fā)明的實(shí)施方式所涉及的半導(dǎo)體開關(guān)裝置，以將作為多種半導(dǎo)體開關(guān)元件的IGBT和MOS-FET并聯(lián)連接以對(duì)主電流進(jìn)行切換的裝置為例進(jìn)行說明。

圖1是本發(fā)明的第一實(shí)施方式所涉及的半導(dǎo)體開關(guān)裝置的主要部分概要結(jié)構(gòu)圖，6是IGBT，7是與IGBT 6并聯(lián)設(shè)置的MOS-FET。另外，圖中8a、8b是分別連接于所述IGBT 6的柵極和所述MOS-FET 7的柵極的柵極電阻。

該第一實(shí)施方式所涉及的半導(dǎo)體開關(guān)裝置的特征在于，如圖1中其主要部分概要結(jié)構(gòu)所示那樣，將使所述IGBT 6和所述MOS-FET 7分別導(dǎo)通或截止的驅(qū)動(dòng)電路1的驅(qū)動(dòng)電壓的輸出端子分為拉電流端子(日語：電流吹き出し端子)11與灌電流端子(日語：電流吸い込み端子)12來相互獨(dú)立地設(shè)置，在這些拉電流端子11與灌電流端子12之間插入安裝有定時(shí)調(diào)整用電阻元件13，其中，該拉電流端子11輸出用于使所述IGBT 6和所述MOS-FET 7導(dǎo)通的第一驅(qū)動(dòng)電壓，該灌電流端子12輸出用于使所述IGBT 6和所述MOS-FET 7截止的第二驅(qū)動(dòng)電壓。

順帶一提，所述MOS-FET 7的柵極經(jīng)由所述柵極電阻8b而與所述拉電流端子11連接，另外，所述IGBT 6的柵極經(jīng)由所述柵極電阻8a而與所述灌電流端子12連接。

即，如圖1所示，本發(fā)明的第一實(shí)施方式所涉及的半導(dǎo)體開關(guān)裝置中的驅(qū)動(dòng)電路1具備拉電流端子11和灌電流端子12。所述拉電流端子11發(fā)揮以下作用：輸出用于按照柵極前級(jí)驅(qū)動(dòng)器2所輸出的控制信號(hào)來使所述IGBT 6和所述MOS-FET 7導(dǎo)通的第一驅(qū)動(dòng)電壓。另外，所述灌電流端子12發(fā)揮以下作用：輸出用于按照所述柵極前級(jí)驅(qū)動(dòng)器2所輸出的控制信號(hào)來使所述IGBT 6和所述MOS-FET 7截止的第二驅(qū)動(dòng)電壓。

在此，所述第一驅(qū)動(dòng)電壓是使所述IGBT 6和所述MOS-FET 7分別導(dǎo)通所需的高電位的柵極驅(qū)動(dòng)電壓，經(jīng)由第一輸出開關(guān)電路輸出到所述拉電流端子11。該第一輸出開關(guān)電路由第一開關(guān)元件3構(gòu)成，該第一開關(guān)元件3插入安裝于規(guī)定的高電位側(cè)電源與所述拉電流端子11之間，接收所述柵極前級(jí)驅(qū)動(dòng)器2所輸出的控制信號(hào)來導(dǎo)通或截止。即，所述第一開關(guān)元件3構(gòu)成用于按照所述控制信號(hào)來輸出所述第一驅(qū)動(dòng)電壓的所述第一輸出開關(guān)電路。

另外，所述第二驅(qū)動(dòng)電壓是使所述IGBT 6和所述MOS-FET 7分別截止所需的比所述第一驅(qū)動(dòng)電壓低的低電位的柵極驅(qū)動(dòng)電壓，經(jīng)由第二輸出開關(guān)電路輸出到所述灌電流端子12。該第二輸出開關(guān)電路由第二開關(guān)元件4構(gòu)成，該第二開關(guān)元件4插入安裝于規(guī)定的低電位側(cè)電源、具體地說例如接地電位與所述灌電流端子12之間，接收所述柵極前級(jí)驅(qū)動(dòng)器2所輸出的控制信號(hào)來導(dǎo)通或截止。換言之，所述第二開關(guān)元件4構(gòu)成用于按照所述控制信號(hào)來與所述第一驅(qū)動(dòng)電壓相反地輸出所述第二驅(qū)動(dòng)電壓的所述第二輸出開關(guān)電路。

這種構(gòu)成為具備所述拉電流端子11和所述灌電流端子12的驅(qū)動(dòng)電路1相當(dāng)于以下電路：將在圖8和圖10所分別示出的以往的驅(qū)動(dòng)電路1中串聯(lián)連接的所述第一開關(guān)元件3與所述第二開關(guān)元件4之間斷開，將這些第一開關(guān)元件3、第二開關(guān)元件4的電壓輸出側(cè)分別個(gè)別地連接于所述拉電流端子11和所述灌電流端子12。

而且，所述MOS-FET 7的柵極經(jīng)由所述柵極電阻8b而與所述拉電流端子11連接，另外，所述IGBT 6的柵極經(jīng)由所述柵極電阻8a而與所述灌電流端子12連接。并且，在所述拉電流端子11與所述灌電流端子12之間插入安裝有所述定時(shí)調(diào)整用電阻元件13。其結(jié)果，所述MOS-FET 7的柵極從所述柵極電阻8b串聯(lián)地經(jīng)由所述定時(shí)調(diào)整用電阻元件13而與所述灌電流端子12連接。另外，所述IGBT 6的柵極從所述柵極電阻8a串聯(lián)地經(jīng)由所述定時(shí)調(diào)整用電阻元件13而與所述拉電流端子11連接。

如此一來，根據(jù)這樣構(gòu)成的半導(dǎo)體開關(guān)裝置，在根據(jù)所述控制信號(hào)來使所述IGBT 6和所述MOS-FET 7分別導(dǎo)通的情況下，經(jīng)由所述第一開關(guān)元件3向所述拉電流端子11施加所述第一驅(qū)動(dòng)電壓。然后，施加于所述拉電流端子11的所述第一驅(qū)動(dòng)電壓經(jīng)由所述柵極電阻8b施加到所述MOS-FET 7的柵極，并且串聯(lián)地經(jīng)由所述定時(shí)調(diào)整用電阻元件13和所述柵極電阻8a施加到所述IGBT 6的柵極。

與此相對(duì)，在根據(jù)所述控制信號(hào)來使所述IGBT 6和所述MOS-FET 7分別截止的情況下，經(jīng)由所述第二開關(guān)元件4向所述灌電流端子12施加所述第二驅(qū)動(dòng)電壓。然后，施加于所述灌電流端子12的所述第二驅(qū)動(dòng)電壓經(jīng)由所述柵極電阻8a施加到所述IGBT 6的柵極，并且串聯(lián)地經(jīng)由所述定時(shí)調(diào)整用電阻元件13和所述柵極電阻8b施加到所述MOS-FET 7的柵極。

于是，分別施加于所述IGBT 6的柵極和所述MOS-FET 7的柵極的所述第一驅(qū)動(dòng)電壓和第二驅(qū)動(dòng)電壓如圖2所示那樣以具有規(guī)定的時(shí)間延遲的方式發(fā)生變化。即，在使所述IGBT 6和所述MOS-FET 7導(dǎo)通時(shí)，施加于所述MOS-FET 7的柵極的驅(qū)動(dòng)電壓相比于施加于所述IGBT 6的柵極的驅(qū)動(dòng)電壓急劇上升。另外，在使所述IGBT 6和所述MOS-FET 7截止時(shí)，施加于所述MOS-FET 7的柵極的驅(qū)動(dòng)電壓相比于施加于所述IGBT 6的柵極的驅(qū)動(dòng)電壓緩慢下降。

其結(jié)果，如圖2所示那樣，通過經(jīng)由所述拉電流端子11進(jìn)行的所述第一驅(qū)動(dòng)電壓的輸出，在所述MOS-FET 7導(dǎo)通之后所述IGBT 6導(dǎo)通，另外，通過經(jīng)由所述灌電流端子12進(jìn)行的所述第二驅(qū)動(dòng)電壓的輸出，在所述IGBT 6截止之后所述MOS-FET 7截止。因而，即使不進(jìn)行例如對(duì)元件構(gòu)造的改造等來改變所述IGBT 6的動(dòng)作閾值和所述MOS-FET 7的動(dòng)作閾值，也能夠通過所述定時(shí)調(diào)整用電阻元件13來使所述IGBT 6的導(dǎo)通截止動(dòng)作的定時(shí)和所述MOS-FET 7的導(dǎo)通截止動(dòng)作的定時(shí)之間具有規(guī)定的時(shí)間差，從而能夠可靠地減少所述IGBT 6中的開關(guān)損耗。

而且，通過在所述拉電流端子11與所述灌電流端子12之間插入安裝所述定時(shí)調(diào)整用電阻元件13這樣的簡(jiǎn)易結(jié)構(gòu)，起到如下的在實(shí)用上很大的效果：能夠穩(wěn)定地對(duì)并聯(lián)設(shè)置的所述IGBT 6和所述MOS-FET 7分別進(jìn)行導(dǎo)通截止驅(qū)動(dòng)，并且可靠地減少其開關(guān)損耗。

接著，參照?qǐng)D3來說明本發(fā)明的第二實(shí)施方式所涉及的半導(dǎo)體開關(guān)裝置。該第二實(shí)施方式所涉及的半導(dǎo)體開關(guān)裝置是在圖1所示的結(jié)構(gòu)的驅(qū)動(dòng)電路1中還設(shè)置第三輸出開關(guān)電路而成的，該第三輸出開關(guān)電路按照所述控制信號(hào)來與所述第一輸出開關(guān)電路相反地向所述拉電流端子11輸出所述第二驅(qū)動(dòng)電壓。該第三輸出開關(guān)電路與構(gòu)成為所述第二開關(guān)元件4的前述的第二輸出開關(guān)電路同樣地，由第三開關(guān)元件14構(gòu)成，在使所述IGBT 6和所述MOS-FET7截止時(shí)，該第三開關(guān)元件14接收所述柵極前級(jí)驅(qū)動(dòng)器2所輸出的控制信號(hào)來導(dǎo)通。

順帶一提，所述第三開關(guān)元件14與構(gòu)成所述第一輸出開關(guān)電路的所述第一開關(guān)元件3串聯(lián)連接，設(shè)置于所述第一開關(guān)元件3與輸出用于使所述IGBT 6和所述MOS-FET 7截止的第二驅(qū)動(dòng)電壓的低電位側(cè)電源之間。因而，選擇性地經(jīng)由所述第一輸出開關(guān)電路(第一開關(guān)元件3)或所述第三輸出開關(guān)電路(第三開關(guān)元件14)來向所述拉電流端子11輸出所述第一驅(qū)動(dòng)電壓或第二驅(qū)動(dòng)電壓。而且，在該第二實(shí)施方式中也在所述拉電流端子11與所述灌電流端子12之間插入安裝定時(shí)調(diào)整用電阻元件13。

根據(jù)這樣構(gòu)成的半導(dǎo)體開關(guān)裝置，如圖4所示，在使所述IGBT 6和所述MOS-FET 7截止時(shí)，能夠在所述MOS-FET 7通過從所述灌電流端子12輸出的所述第二驅(qū)動(dòng)電壓而截止之前，通過隨著所述第三輸出開關(guān)電路(第三開關(guān)元件14)的導(dǎo)通而從所述拉電流端子11輸出的所述第二驅(qū)動(dòng)電壓來強(qiáng)制地使所述MOS-FET 7截止。

換言之，通過在所述IGBT 6通過從所述灌電流端子12輸出的所述第二驅(qū)動(dòng)電壓而截止之后使所述第三輸出開關(guān)電路導(dǎo)通，能夠以從所述拉電流端子11輸出的第二驅(qū)動(dòng)電壓取代從所述灌電流端子12經(jīng)由所述定時(shí)調(diào)整用電阻元件13提供到所述MOS-FET 7的柵極的所述第二驅(qū)動(dòng)電壓來使所述MOS-FET 7截止。另外，能夠通過從所述拉電流端子11輸出的所述第二驅(qū)動(dòng)電壓來穩(wěn)定地保持所述MOS-FET 7的截止?fàn)顟B(tài)。

因而，如果具備所述第三輸出開關(guān)電路，則例如在檢測(cè)出如負(fù)荷的短路等那樣的裝置的異常狀態(tài)等而想要將所述MOS-FET 7與所述IGBT 6一起立即截止的情況下，能夠迅速地使兩個(gè)開關(guān)截止。而且，能夠保護(hù)所述IGBT 6和所述MOS-FET 7免受短路電流的傷害，并且有效地保護(hù)半導(dǎo)體開關(guān)裝置自身。

接著，參照?qǐng)D5來說明本發(fā)明的另一實(shí)施方式。

圖5表示本發(fā)明的另一實(shí)施方式所涉及的半導(dǎo)體開關(guān)裝置的主要部分概要結(jié)構(gòu)。該實(shí)施方式所涉及的半導(dǎo)體開關(guān)裝置與圖12所示的以往的半導(dǎo)體開關(guān)裝置同樣地，構(gòu)成為具備第一驅(qū)動(dòng)電路1a和第二驅(qū)動(dòng)電路1b，該第一驅(qū)動(dòng)電路1a按照對(duì)作為并聯(lián)設(shè)置的第一半導(dǎo)體開關(guān)元件和第二半導(dǎo)體開關(guān)元件的IGBT 6和MOS-FET 7的導(dǎo)通或截止進(jìn)行控制的控制信號(hào)來輸出使所述IGBT 6導(dǎo)通或截止的驅(qū)動(dòng)電壓，該第二驅(qū)動(dòng)電路1b按照所述控制信號(hào)來輸出使所述MOS-FET 7導(dǎo)通或截止的驅(qū)動(dòng)電壓。此外，這些第一驅(qū)動(dòng)電路1a、第二驅(qū)動(dòng)電路1b例如如圖5所示那樣集成一體化地實(shí)現(xiàn)為1個(gè)柵極驅(qū)動(dòng)IC。

在此，所述第一驅(qū)動(dòng)電路1a構(gòu)成為具備串聯(lián)連接的、被第一柵極前級(jí)驅(qū)動(dòng)器2a以互為相反的方式進(jìn)行導(dǎo)通截止控制的第一開關(guān)元件3a、第二開關(guān)元件4a。這些第一開關(guān)元件3a、第二開關(guān)元件4a插入安裝于高電位側(cè)電源與低電位側(cè)電源之間，從其串聯(lián)連接點(diǎn)輸出使所述IGBT 6導(dǎo)通或截止的柵極驅(qū)動(dòng)電壓。

具體地說，所述第一驅(qū)動(dòng)電路1a中的所述第一開關(guān)元件3a例如包括P溝道型的MOS-FET，構(gòu)成將使所述IGBT 6導(dǎo)通所需的高電位的第一柵極驅(qū)動(dòng)電壓從高電位側(cè)電源輸出到該第一驅(qū)動(dòng)電路1a的輸出端子5a的第一開關(guān)電路。另外，與所述第一開關(guān)元件3a串聯(lián)連接的所述第二開關(guān)元件4a例如包括N溝道型的MOS-FET，構(gòu)成將使所述IGBT 6截止所需的低電位的第二柵極驅(qū)動(dòng)電壓從低電位側(cè)電源輸出到該第一驅(qū)動(dòng)電路1a的輸出端子5a的第二開關(guān)電路。

另外，所述第二驅(qū)動(dòng)電路1b構(gòu)成為具備與所述第一驅(qū)動(dòng)電路1a同樣地串聯(lián)連接的、被第二柵極前級(jí)驅(qū)動(dòng)器2b以互為相反的方式進(jìn)行導(dǎo)通截止控制的第三開關(guān)元件3b、第四開關(guān)元件4b。這些第三開關(guān)元件3b、第四開關(guān)元件4b也插入安裝于高電位側(cè)電源與低電位側(cè)電源之間，從其串聯(lián)連接點(diǎn)輸出使所述MOS-FET 7導(dǎo)通或截止的柵極驅(qū)動(dòng)電壓。

具體地說，所述第二驅(qū)動(dòng)電路1b中的所述第三開關(guān)元件3b例如包括P溝道型的MOS-FET，構(gòu)成將使所述MOS-FET 7導(dǎo)通所需的高電位的第三柵極驅(qū)動(dòng)電壓從高電位側(cè)電源輸出到該第二驅(qū)動(dòng)電路1b的輸出端子5b的第三開關(guān)電路。另外，與所述第三開關(guān)元件3b串聯(lián)連接的所述第四開關(guān)元件4b例如包括N溝道型的MOS-FET，構(gòu)成將使所述MOS-FET 7截止所需的低電位的第四柵極驅(qū)動(dòng)電壓從低電位側(cè)電源輸出到該第二驅(qū)動(dòng)電路1b的輸出端子5b的第四開關(guān)電路。

此外，在所述第一驅(qū)動(dòng)電路1a中輸出所述第一柵極驅(qū)動(dòng)電壓的高電位側(cè)電源和在所述第二驅(qū)動(dòng)電路1b中輸出所述第三柵極驅(qū)動(dòng)電壓的高電位側(cè)電源既可以輸出與所述IGBT 6及所述MOS-FET 7的規(guī)格相應(yīng)的互不相同的電壓，或者也可以輸出相同的電壓。另外，在所述第一驅(qū)動(dòng)電路1a中輸出所述第二柵極驅(qū)動(dòng)電壓的低電位側(cè)電源和在所述第二驅(qū)動(dòng)電路1b中輸出所述第四柵極驅(qū)動(dòng)電壓的低電位側(cè)電源也既可以輸出與所述IGBT 6及所述MOS-FET 7的驅(qū)動(dòng)條件相應(yīng)地設(shè)定的不同的電壓，或者也可以輸出相同的電壓。順帶一提，這些各低電位側(cè)電源所輸出的第二柵極驅(qū)動(dòng)電壓和第四柵極驅(qū)動(dòng)電壓一般被設(shè)定為接地電壓。

在此，所述第一柵極前級(jí)驅(qū)動(dòng)器2a、第二柵極前級(jí)驅(qū)動(dòng)器2b按照使所述IGBT 6和所述MOS-FET 7一并導(dǎo)通或截止的所述控制信號(hào)，使所述第一開關(guān)元件3a、所述第二開關(guān)元件4a互補(bǔ)地導(dǎo)通或截止，并且使所述第三開關(guān)元件3b、第四開關(guān)元件4b互補(bǔ)地導(dǎo)通或截止。

而且，所述第一柵極前級(jí)驅(qū)動(dòng)器2a在使所述第一開關(guān)元件3a導(dǎo)通并且使所述第二開關(guān)元件4a截止了時(shí)，經(jīng)由該第一開關(guān)元件3a向所述第一驅(qū)動(dòng)電路1a的所述輸出端子5a輸出高電位的所述第一柵極驅(qū)動(dòng)電壓。另外，所述第一柵極前級(jí)驅(qū)動(dòng)器2a在使所述第一開關(guān)元件3a截止、代之使所述第二開關(guān)元件4a導(dǎo)通了時(shí)，經(jīng)由該第二開關(guān)元件4a向所述第一驅(qū)動(dòng)電路1a的所述輸出端子5a輸出低電位的所述第二柵極驅(qū)動(dòng)電壓。

同樣地，所述第二柵極前級(jí)驅(qū)動(dòng)器2b在使所述第三開關(guān)元件3b導(dǎo)通并且使所述第四開關(guān)元件4b截止了時(shí)，經(jīng)由該第三開關(guān)元件3b向所述第二驅(qū)動(dòng)電路1b的所述輸出端子5b輸出高電位的所述第三柵極驅(qū)動(dòng)電壓。另外，所述第二柵極前級(jí)驅(qū)動(dòng)器2b在使所述第三開關(guān)元件3b截止、代之使所述第四開關(guān)元件4b導(dǎo)通了時(shí)，經(jīng)由該第四開關(guān)元件4b向所述第二驅(qū)動(dòng)電路1b的所述輸出端子5b輸出低電位的所述第四柵極驅(qū)動(dòng)電壓。

這樣從所述第一驅(qū)動(dòng)電路1a的所述輸出端子5a輸出的所述第一柵極驅(qū)動(dòng)電壓或第二柵極驅(qū)動(dòng)電壓經(jīng)由柵極電阻8a施加到所述IGBT 6的柵極。另外，從所述第二驅(qū)動(dòng)電路1b的所述輸出端子5b輸出的所述第三柵極驅(qū)動(dòng)電壓或第四柵極驅(qū)動(dòng)電壓經(jīng)由柵極電阻8b施加到所述MOS-FET 7的柵極。

在此，該實(shí)施方式所涉及的半導(dǎo)體開關(guān)裝置的特征在于，在所述第一驅(qū)動(dòng)電路1a的所述輸出端子5a與所述第二驅(qū)動(dòng)電路1b的所述輸出端子5b之間插入安裝有定時(shí)調(diào)整用電容元件15。該定時(shí)調(diào)整用電容元件15發(fā)揮以下作用：與從所述輸出端子5a、5b輸出的所述第一柵極驅(qū)動(dòng)電壓～第四柵極驅(qū)動(dòng)電壓相應(yīng)地被充放電，將其充電電壓疊加到從所述輸出端子5b輸出的所述第三柵極驅(qū)動(dòng)電壓或第四柵極驅(qū)動(dòng)電壓。

具體地說，所述定時(shí)調(diào)整用電容元件15發(fā)揮以下作用：在所述第二柵極驅(qū)動(dòng)電壓和所述第四柵極驅(qū)動(dòng)電壓分別是接地電位(0V)的情況下，在所述第一開關(guān)元件3a、第三開關(guān)元件3b均導(dǎo)通時(shí)使所述第一柵極驅(qū)動(dòng)電壓疊加到所述第三柵極驅(qū)動(dòng)電壓來提高所述輸出端子5b的電壓。

此外，在所述第三開關(guān)元件3b與所述輸出端子5b之間串聯(lián)地插入安裝有逆流防止用的二極管16。該二極管16發(fā)揮以下作用：在所述第一柵極驅(qū)動(dòng)電壓經(jīng)由所述定時(shí)調(diào)整用電容元件15疊加到所述第三柵極驅(qū)動(dòng)電壓而提高了所述輸出端子5b的電壓時(shí)，防止該電壓經(jīng)由所述第三開關(guān)元件3b而再生到所述第二驅(qū)動(dòng)電路1b中的高電位側(cè)電源。

根據(jù)像這樣構(gòu)成為具備驅(qū)動(dòng)所述IGBT 6的第一驅(qū)動(dòng)電路1a和驅(qū)動(dòng)所述MOS-FET 7的第二驅(qū)動(dòng)電路1b的半導(dǎo)體開關(guān)裝置，能夠?qū)⑹顾鯥GBT 6導(dǎo)通或截止的動(dòng)作定時(shí)和使所述MOS-FET 7導(dǎo)通或截止的動(dòng)作定時(shí)相獨(dú)立地進(jìn)行設(shè)定。特別是，通過利用所述定時(shí)調(diào)整用電容元件15的充放電，能夠使從所述輸出端子5b施加到所述MOS-FET 7的柵極的柵極電壓成為從所述第一驅(qū)動(dòng)電路1a輸出的所述第一柵極驅(qū)動(dòng)電壓與從所述第二驅(qū)動(dòng)電路1b輸出的所述第三柵極驅(qū)動(dòng)電壓之和。

因而，根據(jù)在所述第一驅(qū)動(dòng)電路1a的輸出端子5a與所述第二驅(qū)動(dòng)電路1b的輸出端子5b之間插入安裝有所述定時(shí)調(diào)整用電容元件15的半導(dǎo)體開關(guān)裝置，能夠使施加于所述MOS-FET 7的柵極的柵極電壓比施加于所述IGBT 6的柵極的柵極電壓高。換言之，反之能夠使施加于所述IGBT 6的柵極的柵極電壓比施加于所述MOS-FET 7的柵極的柵極電壓低。其結(jié)果，能夠?qū)⒃诙搪穭?dòng)作時(shí)流過所述IGBT 6的電流抑制與該IGBT 6的柵極電壓的可降低量相應(yīng)的量，從而能夠?qū)崿F(xiàn)該IGBT 6的短路耐受量的提高。

具體地說，如圖6中其動(dòng)作波形的例子所示那樣，在使所述IGBT 6和所述MOS-FET 7導(dǎo)通時(shí)，首先，在從所述第一驅(qū)動(dòng)電路1a輸出所述第一柵極驅(qū)動(dòng)電壓之前從所述第二驅(qū)動(dòng)電路1b輸出所述第三柵極驅(qū)動(dòng)電壓。然后，通過所述第三柵極驅(qū)動(dòng)電壓的輸出來使所述MOS-FET 7導(dǎo)通并且對(duì)所述定時(shí)調(diào)整用電容元件15進(jìn)行充電。

此后，如圖6所示，從所述第一驅(qū)動(dòng)電路1a輸出所述第一柵極驅(qū)動(dòng)電壓來使所述IGBT 6導(dǎo)通。于是，隨著所述第一柵極驅(qū)動(dòng)電壓的輸出而所述第二驅(qū)動(dòng)電路1b的輸出端子5b的電壓通過所述定時(shí)調(diào)整用電容元件15被提高，成為所述第三柵極驅(qū)動(dòng)電壓與所述第一柵極驅(qū)動(dòng)電壓之和。此時(shí)，提高到所述第三柵極驅(qū)動(dòng)電壓與所述第一柵極驅(qū)動(dòng)電壓之和的所述輸出端子5b的電壓通過所述二極管16而被阻止了向所述第二驅(qū)動(dòng)電路1b的高電位電源的再生，從而經(jīng)由所述柵極電阻8b施加于所述MOS-FET 7的柵極。

然后，在從所述第一驅(qū)動(dòng)電路1a進(jìn)行的所述第一柵極驅(qū)動(dòng)電壓的輸出停止了的情況下，如圖6所示那樣所述輸出端子5a的電壓變?yōu)榈碗娢?，由此所述輸出端?b的電位也經(jīng)由所述定時(shí)調(diào)整用電容元件15被下拉。之后，所述第二驅(qū)動(dòng)電路1b截止，所述輸出端子5b的電位下降到所述MOS-FET 7截止的電位。

即，通過所述定時(shí)調(diào)整用電容元件15來控制所述輸出端子5a、5b之間的電壓，由此對(duì)所述MOS-FET 7和所述IGBT 6的導(dǎo)通或截止進(jìn)行控制，使得如圖6所示那樣僅在所述MOS-FET 7處于導(dǎo)通狀態(tài)時(shí)所述IGBT 6導(dǎo)通。其結(jié)果，能夠在所述MOS-FET 7導(dǎo)通之后使所述IGBT 6導(dǎo)通，而且在所述IGBT 6截止之后使所述MOS-FET 7截止，因此能夠大幅減少所述IGBT 6中的開關(guān)損耗。

并且，通過根據(jù)流過所述IGBT 6的電流的狀態(tài)來使所述第一開關(guān)元件3a截止、并將所述第二開關(guān)元件4a保持為導(dǎo)通，能夠停止所述第一驅(qū)動(dòng)電路1a的非本意的驅(qū)動(dòng)。具體地說，例如在被提供了所述IGBT 6的開通或關(guān)斷所無法追蹤的脈寬的控制信號(hào)的情況下、或者在無法有效地利用所述IGBT 6的特性的低電流下的動(dòng)作模式中，能夠減少所述第一驅(qū)動(dòng)電路1a中的非本意的電力消耗。

順帶一提，如果將所述第一驅(qū)動(dòng)電路1a所輸出的所述第一柵極驅(qū)動(dòng)電壓設(shè)定為所述IGBT 6的導(dǎo)通動(dòng)作閾值以下并將所述第一柵極驅(qū)動(dòng)電壓與所述第三柵極驅(qū)動(dòng)電壓之和設(shè)定成超過所述MOS-FET 7的導(dǎo)通動(dòng)作閾值，則能夠不使所述IGBT 6導(dǎo)通地使所述MOS-FET 7導(dǎo)通或截止。因而，能夠容易地實(shí)施在使所述MOS-FET 7優(yōu)先導(dǎo)通之后使所述IGBT 6導(dǎo)通、并在使所述IGBT6優(yōu)先截止之后使所述MOS-FET 7截止來減少開關(guān)損耗的定時(shí)控制。并且，通過使所述第一驅(qū)動(dòng)電路1a中的高電位側(cè)電源的電壓比所述第二驅(qū)動(dòng)電路1b中的高電位側(cè)電源的電壓低，能夠起到能夠增大所述MOS-FET 7的飽和電流并提高所述IGBT 6的短路耐受量等效果。

此外，在此，設(shè)在所述第一驅(qū)動(dòng)電路1a的輸出端子5a與所述第二驅(qū)動(dòng)電路1b的輸出端子5b之間外置有所述定時(shí)調(diào)整用電容元件15來進(jìn)行了說明，但是也能夠如圖5所示那樣將所述定時(shí)調(diào)整用電容元件15與所述第一驅(qū)動(dòng)電路1a及所述第二驅(qū)動(dòng)電路1b成一體地集成電路化。此時(shí)，當(dāng)然也能夠?qū)?duì)于所述IGBT 6的柵極電阻8a及對(duì)于所述MOS-FET 7的柵極電阻8b也與所述第一驅(qū)動(dòng)電路1a及所述第二驅(qū)動(dòng)電路1b一起集成電路化。

并且，也能夠構(gòu)成為：預(yù)先在所述輸出端子5b與所述定時(shí)調(diào)整用電容元件15之間設(shè)置作為第五開關(guān)電路的開關(guān)17，并根據(jù)所述第一驅(qū)動(dòng)電路1a和所述第二驅(qū)動(dòng)電路1b的驅(qū)動(dòng)的方法來將所述定時(shí)調(diào)整用電容元件15選擇性地插入安裝在所述輸出端子5a、5b之間。并且，在通過與并聯(lián)連接的3個(gè)以上的半導(dǎo)體開關(guān)元件對(duì)應(yīng)的驅(qū)動(dòng)電路來驅(qū)動(dòng)這些各半導(dǎo)體開關(guān)元件的情況下，也能夠在這些各驅(qū)動(dòng)電路的輸出端子之間分別插入安裝所述定時(shí)調(diào)整用電容元件15來調(diào)整各所述半導(dǎo)體開關(guān)元件的導(dǎo)通截止定時(shí)。

無論是上述的哪一個(gè)實(shí)施方式，關(guān)于使所述第一半導(dǎo)體開關(guān)元件和所述第二半導(dǎo)體開關(guān)元件導(dǎo)通或截止的驅(qū)動(dòng)電壓，均可以使將所述第一半導(dǎo)體開關(guān)元件導(dǎo)通的驅(qū)動(dòng)電壓比將所述第二半導(dǎo)體開關(guān)元件導(dǎo)通的驅(qū)動(dòng)電壓高。另外，也可以反過來使將所述第一半導(dǎo)體開關(guān)元件導(dǎo)通的驅(qū)動(dòng)電壓比將所述第二半導(dǎo)體開關(guān)元件導(dǎo)通的驅(qū)動(dòng)電壓低。

針對(duì)作為本發(fā)明的對(duì)象的半導(dǎo)體開關(guān)裝置，關(guān)于所述阻抗元件、所述定時(shí)調(diào)整用電阻、所述定時(shí)調(diào)整用電容元件、作為所述第一半導(dǎo)體開關(guān)元件和所述第二半導(dǎo)體開關(guān)元件的IGBT和MOS-FET的柵極電阻，將IGBT和MOS-FET作為一個(gè)模塊、將對(duì)該模塊內(nèi)的IGBT和MOS-FET進(jìn)行驅(qū)動(dòng)的電路類作為驅(qū)動(dòng)用的IC來構(gòu)成。

無論是上述的哪一個(gè)實(shí)施方式，所述阻抗元件、所述定時(shí)調(diào)整用電阻、所述定時(shí)調(diào)整用電容元件、作為所述第一半導(dǎo)體開關(guān)元件和所述第二半導(dǎo)體開關(guān)元件的IGBT和MOS-FET的柵極電阻均可以既能夠形成于其驅(qū)動(dòng)用的IC內(nèi)，也能夠形成在形成有該IGBT和MOS-FET的元件上。

此外，本發(fā)明不限定于上述的各實(shí)施方式，能夠在不脫離其宗旨的范圍內(nèi)進(jìn)行各種變形來實(shí)施。