技術(shù)總結(jié)
一種半導(dǎo)體電路包括第一電路和第二電路。第一電路被配置為基于輸入數(shù)據(jù)的電壓電平、在第一節(jié)點處的電壓電平的反相值、時鐘信號的電壓電平以及在第二節(jié)點處的電壓電平來生成在第一節(jié)點處的電壓電平；并且第二電路被配置為基于輸入數(shù)據(jù)的電壓電平、在第二節(jié)點處的電壓電平的反相值、時鐘信號的電壓電平以及在第一節(jié)點處的電壓電平的反相值來生成的在第二節(jié)點處的電壓電平。當(dāng)時鐘信號處于第一電平時，第一節(jié)點和第二節(jié)點具有不同的邏輯電平。當(dāng)時鐘信號處于第二電平時，第一節(jié)點和第二節(jié)點具有相同的邏輯電平。

技術(shù)研發(fā)人員：黃鉉澈;金珉修
受保護(hù)的技術(shù)使用者：三星電子株式會社
文檔號碼：201610797754
技術(shù)研發(fā)日：2016.08.31
技術(shù)公布日：2017.03.08