技術(shù)總結(jié)
本發(fā)明公開(kāi)了一種遲滯寬度可編程的遲滯比較器及其實(shí)現(xiàn)方法，包括輸入控制邏輯、遲滯閾值控制邏輯、正負(fù)跳變閾值選擇邏輯和混合折疊式共源共柵結(jié)構(gòu)等模塊；在測(cè)試模式下，該遲滯比較器通過(guò)配置遲滯閾值控制邏輯和正負(fù)跳變閾值選擇邏輯，獲得全參考電壓范圍內(nèi)的正負(fù)跳變遲滯能力；在正常工作模式下，遲滯比較器基于不同參考電壓選擇相應(yīng)折疊式共源共柵結(jié)構(gòu)，配置相應(yīng)的遲滯閾值，保證遲滯比較器在軌到軌參考電壓范圍內(nèi)正常工作。本發(fā)明具有遲滯能力可測(cè)試、遲滯寬度可編程，軌到軌參考電壓工作范圍，對(duì)參考電壓產(chǎn)生模塊隔離度好以及抗干擾性強(qiáng)等特性，體現(xiàn)出較大的使用靈活性，適用于數(shù)模接口芯片設(shè)計(jì)領(lǐng)域。

技術(shù)研發(fā)人員：郭斌
受保護(hù)的技術(shù)使用者：長(zhǎng)沙景美集成電路設(shè)計(jì)有限公司
文檔號(hào)碼：201611203982
技術(shù)研發(fā)日：2016.12.23
技術(shù)公布日：2017.05.31