技術(shù)特征：

技術(shù)總結(jié)
本發(fā)明涉及一種可編程調(diào)節(jié)共模電平的高速時鐘接收電路，包括偏置電路、邏輯控制電路、二進制電流源及開關(guān)陣列、二進制電流沉及開關(guān)陣列和接收控制電路。偏置電路在上電后為電流源和電流沉陣列提供電壓偏置，控制初始電流與初始電平；邏輯控制電路將輸入的控制碼字譯碼成電流源和電流沉開關(guān)陣列的開關(guān)控制信號；二進制電流源及開關(guān)陣列和二進制電流沉及開關(guān)陣列分別連接到時鐘輸入端用來補充和抽取電流實現(xiàn)時鐘信號共模電平的調(diào)整；接收控制電路用來控制共模電平傳遞和差分時鐘輸入。本發(fā)明能夠通過輸入碼字實現(xiàn)高速差分時鐘共模電平在0.8～1V之間靈活調(diào)整，可以消除共模電平對于高速差分時鐘信號輸入的影響，實現(xiàn)高性能時鐘接收電路。

技術(shù)研發(fā)人員：張雷;彭新芒;王宗民
受保護的技術(shù)使用者：北京時代民芯科技有限公司;北京微電子技術(shù)研究所
技術(shù)研發(fā)日：2017.03.01
技術(shù)公布日：2017.07.14