本揭示文件關(guān)于一種信號接收器，尤指一種低電壓差分信號(low?voltagedifferential?signaling,lvds)接收器的輸入緩沖器。

背景技術(shù)：

1、低電壓差分信號(low?voltage?differential?signaling,lvds)是一種高速、低功率的信號標(biāo)準(zhǔn)，用于進行電子裝置間或單一裝置中的不同組件間的點對點通信。一些lvds接收器經(jīng)常使用在各種應(yīng)用上，例如視頻顯示、通信系統(tǒng)及數(shù)據(jù)獲取系統(tǒng)等。

技術(shù)實現(xiàn)思路

1、本揭示文件的一實施例提供一種低電壓差分信號接收器，包含電阻負(fù)載對、輸入級、電流模式邏輯級、鎖存電路及比較電路。輸入級包含p型晶體管對及n型晶體管對。p型晶體管對耦接于電阻負(fù)載對，且用于依據(jù)差分輸入信號于電阻負(fù)載對上產(chǎn)生第一差分輸出電壓。n型晶體管對耦接于電阻負(fù)載對，且用于依據(jù)差分輸入信號于電阻負(fù)載對上產(chǎn)生第一差分輸出電壓。電流模式邏輯級耦接于電阻負(fù)載對及輸入級，且用于增強第一差分輸出電壓的增益至第二差分輸出電壓。鎖存電路耦接于電流模式邏輯級，且用于依據(jù)第二差分輸出電壓產(chǎn)生第三差分輸出電壓，并鎖存第三差分輸出電壓。比較電路耦接于鎖存電路，且用于比較第三差分輸出電壓，并產(chǎn)生單端輸出信號。

2、在一些低電壓差分信號接收器的實施例中，電阻負(fù)載對包含第一電阻及一第二電阻，p型晶體管對包含第一pmos晶體管及第二pmos晶體管。第一pmos晶體管的第一端耦接于第一系統(tǒng)電源，第一pmos晶體管的第二端耦接于第一電阻，第一pmos晶體管控制端被耦接以接收差分輸入信號的第一輸入信號。第二pmos晶體管第一端耦接于第一系統(tǒng)電源，第二pmos晶體管的第二端耦接于第二電阻，第二pmos晶體管的控制端被耦接以接收差分輸入信號的第二輸入信號。

3、在一些低電壓差分信號接收器的實施例中，輸入級還包含偏壓電路，偏壓電路耦接于第一系統(tǒng)電源及電阻負(fù)載對之間。

4、在一些低電壓差分信號接收器的實施例中，電阻負(fù)載對包含第一電阻及第二電阻，其中n型晶體管對包含第一nmos晶體管及第二nmos晶體管。第一nmos晶體管的第一端耦接于系統(tǒng)接地端，第一nmos晶體管的第二端通過偏壓電路耦接于第一電阻，第一nmos晶體管的控制端被耦接以接收差分輸入信號的第一輸入信號。第二nmos晶體管的第一端耦接于系統(tǒng)接地端，第二nmos晶體管的第二端通過偏壓電路耦接于第二電阻，第二nmos晶體管的控制端被耦接以接收差分輸入信號的第二輸入信號。

5、在一些低電壓差分信號接收器的實施例中，電流模式邏輯級包含第三電阻、第四電阻、第三pmos晶體管及第四pmos晶體管。第三pmos晶體管的第一端耦接于第二系統(tǒng)電源，第三pmos晶體管的第二端耦接于第三電阻，第三pmos晶體管的控制端耦接于電阻負(fù)載對，并接收第一差分輸出電壓的其中一者。第四pmos晶體管的第一端耦接于第二系統(tǒng)電源，第四pmos晶體管的第二端耦接于第四電阻，第四pmos晶體管的控制端耦接于電阻負(fù)載對，并接收第一差分輸出電壓的另一者。

6、在一些低電壓差分信號接收器的實施例中，第二系統(tǒng)電源的電壓準(zhǔn)位低于第一系統(tǒng)電源的電壓準(zhǔn)位。

7、在一些低電壓差分信號接收器的實施例中，鎖存電路包含第五pmos晶體管、第六pmos晶體管、第三nmos晶體管及第四nmos晶體管。第五pmos晶體管的第一端耦接于第二系統(tǒng)電源，第五pmos晶體管的第二端耦接于比較電路的第一輸入端，第五pmos晶體管的控制端被耦接以接收第二差分輸出電壓的其中一者。第六pmos晶體管的第一端耦接于第二系統(tǒng)電源，第六pmos晶體管的第二端耦接于比較電路的第二輸入端，第六pmos晶體管的控制端被耦接以接收第二差分輸出電壓的另一者。第三nmos晶體管的第一端耦接于系統(tǒng)接地端，第三nmos晶體管的第二端耦接于第五pmos晶體管的第二端及比較電路的第一輸入端，第三nmos晶體管的控制端耦接于第六pmos晶體管第二端及比較電路的第二輸入端。第四nmos晶體管的第一端耦接于系統(tǒng)接地端，第四nmos晶體管的第二端耦接于第六pmos晶體管的第二端及比較電路的第二輸入端，第四nmos晶體管的控制端耦接于第五pmos晶體管的第二端及比較電路的第一輸入端。

8、在一些低電壓差分信號接收器的實施例中，鎖存電路用于鎖存第三差分輸出電壓的輸出電壓于第六pmos晶體管的第二端及第四nmos晶體管的第二端，且鎖存電路用于鎖存第三差分輸出電壓的互補輸出電壓于第五pmos晶體管的第二端及第三nmos晶體管的第二端。

9、在一些低電壓差分信號接收器的實施例中，鎖存電路還包含第一電流源及第二電流源。第一電流源耦接于第三nmos晶體管的第二端，第一電流源用于提供第一補充電流至第三nmos晶體管的第二端。第二電流源耦接于第四nmos晶體管的第二端，第二電流源用于提供第二補充電流至第四nmos晶體管的第二端。

10、在一些低電壓差分信號接收器的實施例中，鎖存電路還包含回授控制電路?；厥诳刂齐娐否罱佑诘谝浑娏髟醇暗诙娏髟?，回授控制電路用于依據(jù)第三差分輸出電壓的互補輸出電壓及第三差分輸出電壓的輸出電壓調(diào)整第一補充電流及第二補充電流的電流振幅。

11、在一些低電壓差分信號接收器的實施例中，響應(yīng)于差分輸入信號的共模電壓位于第一電壓范圍，p型晶體管對用于產(chǎn)生第一差分輸出電壓，且n型晶體管對被差分輸入信號禁能，以及響應(yīng)于差分輸入信號的共模電壓位于第二電壓范圍，n型晶體管對用于產(chǎn)生第一差分輸出電壓，且p型晶體管對被差分輸入信號禁能。

12、在一些低電壓差分信號接收器的實施例中，第一電壓范圍低于第二電壓范圍。

13、在一些低電壓差分信號接收器的實施例中，響應(yīng)于差分輸入信號的共模電壓位于第三電壓范圍，p型晶體管對及n型晶體管對用于產(chǎn)生第一差分輸出電壓，其中第三電壓范圍介于第一電壓范圍及第二電壓范圍之間。

14、本揭示文件的另一實施例提供一種低電壓差分信號接收器，包含輸入級及比較電路。輸入級包含p型晶體管對及n型晶體管對。p型晶體管對用于依據(jù)差分輸入信號產(chǎn)生第一差分輸出電壓。n型晶體管對用于依據(jù)差分輸入信號產(chǎn)生第一差分輸出電壓。鎖存電路耦接于輸入級，且用于鎖存第一差分輸出電壓。比較電路耦接于輸入級及鎖存電路，且用于比較第一差分輸出電壓及產(chǎn)生單端輸出信號。

15、在一些低電壓差分信號接收器的實施例中，p型晶體管對包含第一pmos晶體管及第二pmos晶體管。第一pmos晶體管的第一端耦接于第一系統(tǒng)電源，第一pmos晶體管的第二端耦接于鎖存電路，第一pmos晶體管的控制端被耦接以接收差分輸入信號的第一輸入信號。第二pmos晶體管的第一端耦接于第一系統(tǒng)電源，第二pmos晶體管的第二端耦接于鎖存電路，第二pmos晶體管的控制端被耦接以接收差分輸入信號的第二輸入信號。

16、在一些低電壓差分信號接收器的實施例中，輸入級還包含偏壓電路，偏壓電路耦接于第一系統(tǒng)電源及鎖存電路之間。

17、在一些低電壓差分信號接收器的實施例中，n型晶體管對包含第一nmos晶體管及第二nmos晶體管。第一nmos晶體管的第一端耦接于系統(tǒng)接地端，第一nmos晶體管的第二端通過偏壓電路耦接于鎖存電路，第一nmos晶體管的控制端被耦接以接收差分輸入信號的第一輸入信號。第二nmos晶體管的第一端耦接于系統(tǒng)接地端，第二nmos晶體管的第二端通過偏壓電路耦接于鎖存電路，第二nmos晶體管的控制端被耦接以接收差分輸入信號的第二輸入信號。

18、在一些低電壓差分信號接收器的實施例中，鎖存電路包含第三nmos晶體管及第四nmos晶體管。第三nmos晶體管的第一端耦接于系統(tǒng)接地端，第三nmos晶體管的第二端耦接于第一pmos晶體管的第二端及比較電路的第一輸入端，第三nmos晶體管的控制端耦接于第二pmos晶體管的第二端及比較電路的第二輸入端。第四nmos晶體管的第一端耦接于系統(tǒng)接地端，第四nmos晶體管的第二端耦接于第二pmos晶體管的第二端及比較電路的第二輸入端，第四nmos晶體管的控制端耦接于第一pmos晶體管的第二端及比較電路的第一輸入端。

19、在一些低電壓差分信號接收器的實施例中，鎖存電路用于鎖存第一差分輸出電壓的輸出電壓于第四nmos晶體管的第二端，且鎖存電路用于鎖存第一差分輸出電壓的互補輸出電壓于第三nmos晶體管的第二端。

20、在一些低電壓差分信號接收器的實施例中，鎖存電路還包含第一電流源及第二電流源。第一電流源耦接于第三nmos晶體管的第二端，第一電流源用于提供第一補充電流至第三nmos晶體管的第二端。第二電流源耦接于第四nmos晶體管的第二端，第二電流源用于提供第二補充電流至第四nmos晶體管的第二端。

21、在一些低電壓差分信號接收器的實施例中，響應(yīng)于差分輸入信號的共模電壓位于第一電壓范圍，p型晶體管對用于產(chǎn)生第一差分輸出電壓，且n型晶體管對被差分輸入信號禁能，以及響應(yīng)于差分輸入信號的共模電壓位于第二電壓范圍，n型晶體管對用于產(chǎn)生第一差分輸出電壓，且p型晶體管對被差分輸入信號禁能，其中第一電壓范圍低于第二電壓范圍。

22、在一些低電壓差分信號接收器的實施例中，響應(yīng)于差分輸入信號的共模電壓位于第三電壓范圍，p型晶體管對及n型晶體管對用于產(chǎn)生第一差分輸出電壓，其中第三電壓范圍介于第一電壓范圍及第二電壓范圍之間。

23、上述的低電壓差分信號接收器的輸入級可涵蓋差分輸入信號中較廣的電壓范圍，因而可達(dá)成軌對軌的輸入電壓范圍。