1.一種低電壓差分信號(hào)接收器，其特征在于，包含：
2.如權(quán)利要求1所述的低電壓差分信號(hào)接收器，其特征在于，其中該電阻負(fù)載對(duì)包含一第一電阻及一第二電阻，該p型晶體管對(duì)包含：
3.如權(quán)利要求2所述的低電壓差分信號(hào)接收器，其特征在于，其中該輸入級(jí)還包含一偏壓電路，該偏壓電路耦接于該第一系統(tǒng)電源及該電阻負(fù)載對(duì)之間。
4.如權(quán)利要求3所述的低電壓差分信號(hào)接收器，其特征在于，其中該電阻負(fù)載對(duì)包含一第一電阻及一第二電阻，該n型晶體管對(duì)包含：
5.如權(quán)利要求2所述的低電壓差分信號(hào)接收器，其特征在于，其中該電流模式邏輯級(jí)包含：
6.如權(quán)利要求5所述的低電壓差分信號(hào)接收器，其特征在于，其中該第二系統(tǒng)電源的一電壓準(zhǔn)位低于該第一系統(tǒng)電源的一電壓準(zhǔn)位。
7.如權(quán)利要求1所述的低電壓差分信號(hào)接收器，其特征在于，其中該鎖存電路包含：
8.如權(quán)利要求7所述的低電壓差分信號(hào)接收器，其特征在于，其中該鎖存電路用于鎖存該第三差分輸出電壓的一輸出電壓于該第六pmos晶體管的該第二端及該第四nmos晶體管的該第二端，且該鎖存電路用于鎖存該第三差分輸出電壓的一互補(bǔ)輸出電壓于該第五pmos晶體管的該第二端及該第三nmos晶體管的該第二端。
9.如權(quán)利要求8所述的低電壓差分信號(hào)接收器，其特征在于，其中該鎖存電路還包含：
10.如權(quán)利要求9所述的低電壓差分信號(hào)接收器，其特征在于，其中該鎖存電路還包含：
11.如權(quán)利要求1所述的低電壓差分信號(hào)接收器，其特征在于，其中，
12.如權(quán)利要求11所述的低電壓差分信號(hào)接收器，其特征在于，其中該第一電壓范圍低于該第二電壓范圍。
13.如權(quán)利要求1所述的低電壓差分信號(hào)接收器，其特征在于，其中，響應(yīng)于該差分輸入信號(hào)的該共模電壓位于一第三電壓范圍，該p型晶體管對(duì)及該n型晶體管對(duì)用于產(chǎn)生該第一差分輸出電壓，其中該第三電壓范圍介于該第一電壓范圍及該第二電壓范圍之間。
14.一種低電壓差分信號(hào)接收器，其特征在于，包含:
15.如權(quán)利要求14所述的低電壓差分信號(hào)接收器，其特征在于，其中，該p型晶體管對(duì)包含：
16.如權(quán)利要求15所述的低電壓差分信號(hào)接收器，其特征在于，其中，該輸入級(jí)還包含一偏壓電路，該偏壓電路耦接于該第一系統(tǒng)電源及該鎖存電路之間。
17.如權(quán)利要求16所述的低電壓差分信號(hào)接收器，其特征在于，其中該n型晶體管對(duì)包含：
18.如權(quán)利要求17所述的低電壓差分信號(hào)接收器，其特征在于，其中該鎖存電路包含：
19.如權(quán)利要求18所述的低電壓差分信號(hào)接收器，其特征在于，其中該鎖存電路用于鎖存該第一差分輸出電壓的一輸出電壓于該第四nmos晶體管的該第二端，且該鎖存電路用于鎖存該第一差分輸出電壓的一互補(bǔ)輸出電壓于該第三nmos晶體管的該第二端。
20.如權(quán)利要求19所述的低電壓差分信號(hào)接收器，其特征在于，其中該鎖存電路還包含：
21.如權(quán)利要求14所述的低電壓差分信號(hào)接收器，其特征在于，其中，
22.如權(quán)利要求21所述的低電壓差分信號(hào)接收器，其特征在于，其中響應(yīng)于該差分輸入信號(hào)的該共模電壓位于一第三電壓范圍，該p型晶體管對(duì)及該n型晶體管對(duì)用于產(chǎn)生該第一差分輸出電壓，