本技術(shù)實施例涉及半導(dǎo)體，特別涉及一種半導(dǎo)體封裝結(jié)構(gòu)及其制造方法。

背景技術(shù)：

1、隨著物聯(lián)網(wǎng)(iot)、人工智能(ai)、三維(3d)成像等領(lǐng)域?qū)Υ髷?shù)據(jù)分析需求效率增加和小型化需求?；诠柰?through?silicon?via，tsv)的3d堆疊存儲器由于具有高密度、高帶寬、低功耗接口和小尺寸等優(yōu)點，被認為是下一代存儲架構(gòu)。需要提升3d堆疊存儲器的器件良率和可靠性。

技術(shù)實現(xiàn)思路

1、有鑒于此，本技術(shù)實施例提供一種半導(dǎo)體封裝結(jié)構(gòu)及其制造方法。

2、第一方面，本技術(shù)實施例提供一種半導(dǎo)體封裝結(jié)構(gòu)，該半導(dǎo)體封裝結(jié)構(gòu)包括：第一半導(dǎo)體芯片，包括第一硅通孔；第二半導(dǎo)體芯片，在堆疊方向上位于第一半導(dǎo)體芯片上，包括第二硅通孔；第一連接結(jié)構(gòu)，位于第一半導(dǎo)體芯片和第二半導(dǎo)體芯片之間，連接第一硅通孔和第二硅通孔；其中，第一連接結(jié)構(gòu)與第一硅通孔和第二硅通孔在堆疊方向上均錯開。

3、在一些實施例中，第一硅通孔和第二硅通孔在堆疊方向上錯開。

4、在一些實施例中，第一連接結(jié)構(gòu)包括：鍵合層，包括沿堆疊方向延伸的導(dǎo)電通道；導(dǎo)電通道與第一硅通孔和第二硅通孔在堆疊方向上均錯開；第一布線層，包括沿平行于第一半導(dǎo)體芯片頂面的平面內(nèi)延伸的第一重布線；第一重布線連接第一硅通孔和導(dǎo)電通道；第二布線層，包括沿平行于第二半導(dǎo)體芯片底面的平面內(nèi)延伸的第二重布線；第二重布線連接第二硅通孔和導(dǎo)電通道。

5、在一些實施例中，第一重布線包括沿第一方向延伸的第一部分和沿第二方向延伸的第二部分；第一方向與第二方向相交；第二重布線包括沿第一方向延伸的第三部分和沿第二方向延伸的第四部分；其中，第一部分、第二部分、第三部分和第四部分在堆疊方向上均錯開。

6、在一些實施例中，第一半導(dǎo)體芯片包括相鄰的第一第一硅通孔和第二第一硅通孔，第一第一硅通孔和第二第一硅通孔之間具有第一間距；第二半導(dǎo)體芯片包括相鄰的第一第二硅通孔和第二第二硅通孔，第一第二硅通孔和第二第二硅通孔之間具有第二間距；鍵合層包括相鄰的第一第一導(dǎo)電通道和第二第一導(dǎo)電通道，第一第一導(dǎo)電通道和第二第一導(dǎo)電通道之間具有第三間距；第一布線層包括相鄰的第一第一重布線和第二第一重布線，第一第一重布線和第二第一重布線之間具有第四間距；第二布線層包括相鄰的第一第二重布線和第二第二重布線，第一第二重布線和第二第二重布線之間具有第五間距；其中，第一第一硅通孔依次通過第一第一重布線、第一第一導(dǎo)電通道、第一第二重布線連接至第一第二硅通孔；第二第一硅通孔依次通過第二第一重布線、第二第一導(dǎo)電通道、第二第二重布線連接至第二第二硅通孔；其中，第四間距大于或者等于第一間距或者第三間距的至少其中之一；第五間距大于或者等于第三間距或者第二間距的至少其中之一。

7、在一些實施例中，第一第一重布線和第二第一重布線均包括沿第一方向延伸的第一部分和沿第二方向延伸的第二部分；第一第二重布線和第二第二重布線均包括沿第一方向延伸的第三部分和沿第二方向延伸的第四部分；其中，第一第一硅通孔依次通過第一第一重布線的第一部分、第一第一重布線的第二部分、第一第一導(dǎo)電通道、第一第二重布線的第三部分、第一第二重布線的第四部分連接至第一第二硅通孔；第二第一硅通孔依次通過第一第一重布線的第二部分、第一第一重布線的第一部分、第二第一導(dǎo)電通道、第一第二重布線的第四部分、第一第二重布線的第三部分連接至第二第二硅通孔。

8、在一些實施例中，鍵合層還包括鍵合焊盤/虛設(shè)鍵合焊盤；其中，第一硅通孔和第二硅通孔在堆疊方向上錯開的距離大于相鄰的兩個鍵合焊盤/虛設(shè)鍵合焊盤之間的距離。

9、在一些實施例中，第一半導(dǎo)體芯片包括邏輯芯片；第二半導(dǎo)體芯片包括存儲器芯片。

10、在一些實施例中，第一硅通孔延伸至第一半導(dǎo)體芯片中；第二硅通孔貫穿第二半導(dǎo)體芯片。

11、第二方面，本技術(shù)實施例提供一種半導(dǎo)體封裝結(jié)構(gòu)，該半導(dǎo)體封裝結(jié)構(gòu)包括：第一半導(dǎo)體芯片，包括第一硅通孔；多個第二半導(dǎo)體芯片，在堆疊方向上依次位于第一半導(dǎo)體芯片上，每一第二半導(dǎo)體芯片包括第二硅通孔；第一連接結(jié)構(gòu)，位于第一半導(dǎo)體芯片和第二半導(dǎo)體芯片之間，連接第一硅通孔和第二硅通孔；第二連接結(jié)構(gòu)，位于相鄰的兩個第二半導(dǎo)體芯片之間，連接相鄰的兩個第二半導(dǎo)體芯片對應(yīng)的第二硅通孔；其中，第一連接結(jié)構(gòu)與第一硅通孔和第二硅通孔在堆疊方向上均錯開；第二連接結(jié)構(gòu)與相鄰的兩個第二半導(dǎo)體芯片對應(yīng)的第二硅通孔在堆疊方向上均錯開。

12、在一些實施例中，相鄰的兩個第二半導(dǎo)體芯片對應(yīng)的第二硅通孔在堆疊方向上錯開。

13、在一些實施例中，第一連接結(jié)構(gòu)包括：第一鍵合層，包括沿堆疊方向延伸的第一導(dǎo)電通道；第一導(dǎo)電通道與第一硅通孔和第二硅通孔在堆疊方向上均錯開；第一布線層，包括沿平行于第一半導(dǎo)體芯片頂面的平面內(nèi)延伸的第一重布線；第一重布線連接第一硅通孔和導(dǎo)電通道；第二布線層，包括沿平行于第二半導(dǎo)體芯片底面的平面內(nèi)延伸的第二重布線；第二重布線連接第二硅通孔和導(dǎo)電通道；第二連接結(jié)構(gòu)包括：第二鍵合層，包括沿堆疊方向延伸的第二導(dǎo)電通道；第二導(dǎo)電通道與相鄰的兩個第二半導(dǎo)體芯片對應(yīng)的第二硅通孔在堆疊方向上均錯開；第三布線層，包括沿平行于一第二半導(dǎo)體芯片頂面的平面內(nèi)延伸的第三重布線；第三重布線連接一第二半導(dǎo)體芯片對應(yīng)的第二硅通孔和第二導(dǎo)電通道；第四布線層，包括沿平行于另一第二半導(dǎo)體芯片底面的平面內(nèi)延伸的第四重布線；第四重布線連接另一第二半導(dǎo)體芯片對應(yīng)的第二硅通孔和第二導(dǎo)電通道；另一第二半導(dǎo)體芯片位于一第二半導(dǎo)體芯片上。

14、在一些實施例中，第一重布線包括沿第一方向延伸的第一部分和沿第二方向延伸的第二部分；第一方向與第二方向相交；第二重布線包括沿第一方向延伸的第三部分和沿第二方向延伸的第四部分；其中，第一部分、第二部分、第三部分和第四部分在堆疊方向上均錯開；第三重布線包括沿第一方向延伸的第五部分和沿第二方向延伸的第六部分；第四重布線包括沿第一方向延伸的第七部分和沿第二方向延伸的第八部分；其中，第五部分、第六部分、第七部分和第八部分在堆疊方向上均錯開。

15、在一些實施例中，第一半導(dǎo)體芯片包括相鄰的第一第一硅通孔和第二第一硅通孔，第一第一硅通孔和第二第一硅通孔之間具有第一間距；每一第二半導(dǎo)體芯片包括相鄰的第一第二硅通孔和第二第二硅通孔，第一第二硅通孔和第二第二硅通孔之間具有第二間距；第二鍵合層包括相鄰的第一導(dǎo)電通道和第二導(dǎo)電通道，第一導(dǎo)電通道和第二導(dǎo)電通道之間具有第三間距；第三布線層包括相鄰的第一第三重布線和第二第三重布線，第一第三重布線和第二第三重布線之間具有第四間距；第四布線層包括相鄰的第一第四重布線和第二第四重布線，第一第四重布線和第二第四重布線之間具有第五間距；其中，相鄰的兩個第二半導(dǎo)體芯片對應(yīng)的兩個第一第二硅通孔之間依次通過第一第三重布線、第一導(dǎo)電通道、第一第四重布線連接；相鄰的兩個第二半導(dǎo)體芯片對應(yīng)的兩個第二第二硅通孔之間依次通過第二第三重布線、第二導(dǎo)電通道、第二第四重布線連接；其中，第四間距大于或者等于第一間距或者第三間距的至少其中之一；第五間距大于或者等于第三間距或者第二間距的至少其中之一。

16、在一些實施例中，第一第三重布線和第二第三重布線均包括沿第一方向延伸的第一部分和沿第二方向延伸的第二部分；第一第四重布線和第二第四重布線均包括沿第一方向延伸的第三部分和沿第二方向延伸的第四部分；其中，相鄰的兩個第二半導(dǎo)體芯片對應(yīng)的兩個第一第二硅通孔之間依次通過第一第三重布線的第一部分、第一第三重布線的第二部分、第一導(dǎo)電通道、第一第四重布線的第三部分、第一第四重布線的第四部分連接；相鄰的兩個第二半導(dǎo)體芯片對應(yīng)的兩個第二第二硅通孔之間依次通過第二第三重布線的第二部分、第二第三重布線的第一部分、第二導(dǎo)電通道、第二第四重布線的第四部分、第二第四重布線的第三部分連接。

17、在一些實施例中，第二鍵合層還包括鍵合焊盤/虛設(shè)鍵合焊盤；其中，相鄰的兩個第二半導(dǎo)體芯片對應(yīng)的兩個第一第二硅通孔在堆疊方向上錯開的距離大于相鄰的兩個鍵合焊盤/虛設(shè)鍵合焊盤之間的距離。

18、在一些實施例中，半導(dǎo)體封裝結(jié)構(gòu)包括高帶寬存儲器器件；第一半導(dǎo)體芯片包括邏輯芯片；第二半導(dǎo)體芯片包括存儲器芯片。

19、在一些實施例中，第一硅通孔延伸至第一半導(dǎo)體芯片中；第二硅通孔貫穿第二半導(dǎo)體芯片。

20、第三方面，本技術(shù)實施例提供一種半導(dǎo)體封裝結(jié)構(gòu)的制造方法，該制造方法包括：提供第一晶圓；第一晶圓包括多個第一半導(dǎo)體芯片；每一第一半導(dǎo)體芯片包括第一硅通孔；提供多個第二晶圓；每一第二晶圓包括多個第二半導(dǎo)體芯片；每一第二半導(dǎo)體芯片包括第二硅通孔；將多個第二晶圓中的一第二晶圓與第一晶圓進行鍵合，形成第一連接結(jié)構(gòu)；第一連接結(jié)構(gòu)位于第一半導(dǎo)體芯片和第二半導(dǎo)體芯片之間，連接第一硅通孔和第二硅通孔；依次將多個第二晶圓中的其他第二晶圓與一第二晶圓進行鍵合，形成第二連接結(jié)構(gòu)；第二連接結(jié)構(gòu)位于相鄰的兩個第二半導(dǎo)體芯片之間，連接相鄰的兩個第二半導(dǎo)體芯片對應(yīng)的第二硅通孔；分離完成鍵合的第一晶圓和多個第二晶圓，形成半導(dǎo)體封裝結(jié)構(gòu)；半導(dǎo)體封裝結(jié)構(gòu)包括一第一半導(dǎo)體芯片和在堆疊方向上位于第一半導(dǎo)體芯片上的多個第二半導(dǎo)體芯片；其中，第一連接結(jié)構(gòu)與第一硅通孔和第二硅通孔在堆疊方向上均錯開；第二連接結(jié)構(gòu)與相鄰的兩個第二半導(dǎo)體芯片對應(yīng)的第二硅通孔在堆疊方向上均錯開。

21、第四方面，本技術(shù)實施例提供一種半導(dǎo)體封裝結(jié)構(gòu)的制造方法，該制造方法包括：提供第一晶圓；第一晶圓包括多個第一半導(dǎo)體芯片；每一第一半導(dǎo)體芯片包括第一硅通孔；提供多個第二半導(dǎo)體芯片；每一第二半導(dǎo)體芯片包括第二硅通孔；將多個第二半導(dǎo)體芯片中的一第二半導(dǎo)體芯片與第一晶圓進行鍵合，形成第一連接結(jié)構(gòu)；第一連接結(jié)構(gòu)位于第一半導(dǎo)體芯片和第二半導(dǎo)體芯片之間，連接第一硅通孔和第二硅通孔；依次將多個第二半導(dǎo)體芯片中的其他第二半導(dǎo)體芯片與一第二半導(dǎo)體芯片進行鍵合，形成第二連接結(jié)構(gòu)；第二連接結(jié)構(gòu)位于相鄰的兩個第二半導(dǎo)體芯片之間，連接相鄰的兩個第二半導(dǎo)體芯片對應(yīng)的第二硅通孔；分離完成鍵合的第一晶圓和多個第二半導(dǎo)體芯片，形成半導(dǎo)體封裝結(jié)構(gòu)；半導(dǎo)體封裝結(jié)構(gòu)包括一第一半導(dǎo)體芯片和在堆疊方向上位于第一半導(dǎo)體芯片上的多個第二半導(dǎo)體芯片；其中，第一連接結(jié)構(gòu)與第一硅通孔和第二硅通孔在堆疊方向上均錯開；第二連接結(jié)構(gòu)與相鄰的兩個第二半導(dǎo)體芯片對應(yīng)的第二硅通孔在堆疊方向上均錯開。

22、本技術(shù)各實施例中，第一半導(dǎo)體芯片包括第一硅通孔；第二半導(dǎo)體芯片，在堆疊方向上位于第一半導(dǎo)體芯片上，包括第二硅通孔；第一連接結(jié)構(gòu)，位于第一半導(dǎo)體芯片和第二半導(dǎo)體芯片之間，連接第一硅通孔和第二硅通孔；其中，第一連接結(jié)構(gòu)與第一硅通孔和第二硅通孔在堆疊方向上均錯開。通過第一連接結(jié)構(gòu)在堆疊方向(參考附圖中的z方向)與第一硅通孔和第二硅通孔錯開連接，堆疊的第一半導(dǎo)體芯片和第一半導(dǎo)體芯片之間通過第一連接結(jié)構(gòu)交錯連接，可以改善半導(dǎo)體封裝結(jié)構(gòu)堆疊整體應(yīng)力和熱性能，提升3d堆疊的器件良率和可靠性。