單元通過以下操作產(chǎn)生多個輸出電荷中的由第二數(shù)字輸入值定義的第二輸出電荷:根據(jù)由所述第二數(shù)字輸入值定義的至少一個預(yù)定義切換序列控制第二切換序列以轉(zhuǎn)移多個輸出電荷中的所述第二者，其中所述第一及第二數(shù)字輸入值取決于所述Σ-Δ調(diào)制器的所述模/數(shù)轉(zhuǎn)換器的選定數(shù)字輸入值；將所述DAC的所述第一與第二輸出電荷相加以產(chǎn)生所述DAC的對應(yīng)于所述DAC的數(shù)字輸入值的輸出電荷；在產(chǎn)生第三輸出電荷的電容性輸入單元處接收輸入電壓；及將所述第三輸出電荷相加到所述DAC的所述第一及第二輸出電荷以產(chǎn)生所述Σ Δ調(diào)制器的輸入級的輸出電壓。
[0017]根據(jù)上述方法的又一實(shí)施例，所述方法可進(jìn)一步包括:對所述輸入級的所述輸出電壓求積分。根據(jù)上述方法的又一實(shí)施例，所述方法可進(jìn)一步包括:量化所述積分輸出信號。根據(jù)上述方法的又一實(shí)施例，可選擇所述第一及第二切換序列使得所述DAC的所述輸出電荷中的至少一者與所述第一及第二電容器開關(guān)單元的電容值的和成比例。根據(jù)上述方法的又一實(shí)施例，針對所述DAC的對應(yīng)于所述DAC的數(shù)字輸入的與所述第一及第二電容器開關(guān)單元的電容值的和不成比例的每一經(jīng)轉(zhuǎn)移輸出電荷，通過針對具有相同值的連續(xù)DAC輸入值改變所述DAC的所述第一及/或第二電容器開關(guān)單元的相關(guān)聯(lián)切換序列而可將至少一個替代切換序列提供給所述第一及/或第二電容性開關(guān)單元以產(chǎn)生與所述第一及第二電容器開關(guān)單元的所述電容值的和成比例的平均DAC輸出電荷。根據(jù)上述方法的又一實(shí)施例，切換序列可包括取樣相、后續(xù)接著轉(zhuǎn)移相。根據(jù)上述方法的又一實(shí)施例，多個切換序列可用以產(chǎn)生與所述第一及/或第二電容器開關(guān)單元的一個DAC輸入值相關(guān)聯(lián)的經(jīng)轉(zhuǎn)移輸出電荷且所述定序器借助偽隨機(jī)算法來隨機(jī)排列所述多個切換序列的次序。根據(jù)上述方法的又一實(shí)施例，切換序列可包括取樣相、后續(xù)接著轉(zhuǎn)移相，且進(jìn)一步包括:由在所述取樣相與所述轉(zhuǎn)移相之間雙態(tài)切換的斬波器電壓參考而產(chǎn)生電壓參考。根據(jù)上述方法的又一實(shí)施例，所述DAC產(chǎn)生7個輸出電壓。根據(jù)上述方法的又一實(shí)施例，所述方法可進(jìn)一步包括:轉(zhuǎn)移相加到多個輸出電荷中的所述第一者的多個第二輸出電荷。
【附圖說明】
[0018]圖1展示Σ Δ調(diào)制器的框圖；
[0019]圖2展示具有轉(zhuǎn)移電荷類型的DAC的常規(guī)輸入級的電路圖；
[0020]圖3A展示具有DAC的輸入級的第一實(shí)施例；
[0021]圖3B展示具有DAC的輸入級的第二實(shí)施例；
[0022]圖4根據(jù)使用圖3A的DAC的特定實(shí)施例的可能轉(zhuǎn)移電荷的表；且
[0023]圖5a到5e展示用以實(shí)現(xiàn)五個不同轉(zhuǎn)移電荷的示范性切換序列。
【具體實(shí)施方式】
[0024]根據(jù)各種實(shí)施例，電荷轉(zhuǎn)移類型的多位切換式電容性DAC可比在Σ Δ轉(zhuǎn)換器中所使用的常規(guī)電荷轉(zhuǎn)移的DAC具備更多電平(舉例來說，4n+l個電平)，所述多位切換式電容DAC僅使用最小數(shù)量的電容器及最小動態(tài)元件匹配及減小數(shù)目個開關(guān)，而常規(guī)DAC使用η個電容元件，原本此僅可使用標(biāo)準(zhǔn)配置產(chǎn)生η+1個電平。所提議改進(jìn)產(chǎn)生使用比現(xiàn)有裝置大約相同大小及相同功率的較準(zhǔn)確Σ Δ裝置。
[0025]受讓于申請人的美國專利US7, 102, 558 (其借此以引用方式并入本文中)描述在與參考電壓(其為固有線性的)耦合且經(jīng)設(shè)計具有僅5個開關(guān)及某些邏輯閘的開關(guān)級中使用一對電容器的5電平DAC。根據(jù)各種實(shí)施例，此DAC可經(jīng)增強(qiáng)以具有并聯(lián)的多個切換單元以超過5電平分辨率。圖2展示根據(jù)US7, 102, 558中所揭示的實(shí)施例的實(shí)現(xiàn)常規(guī)Σ - Δ ADC的輸入級的示范性電路圖。
[0026]在圖2中，展示用于電荷轉(zhuǎn)移類型的五電平反饋數(shù)/模轉(zhuǎn)換器(DAC)的由電容器切換陣列及差分放大器形成的Σ Δ調(diào)制器的輸入級。關(guān)于參考電壓，電路100使用在差分電荷轉(zhuǎn)移的兩個相(預(yù)充電+轉(zhuǎn)移)期間產(chǎn)生五個均等間隔的電荷量的切換序列。因此，五個均等分布的電荷電平可為C*Vref、C*Vref/2、0、-C*Vref/2及-OVref。給電路充電的參考電壓(Vref = Vrefp - Vrefm)通常由編號102表示且包括轉(zhuǎn)移參考電容器132a及132b以及開關(guān)112、114及116。特定示范性實(shí)施例的其余部分包括電壓輸入電容器130a及130b、開關(guān)104、106、108及110以及具有反饋取樣電容器134a及134b的差分運(yùn)算放大器150。開關(guān)108a及108b可與共模操作有關(guān)，且開關(guān)108c可與差分信號運(yùn)算有關(guān)。
[0027]Vrefp及Vrefm表示差分參考輸入端子處的電壓。參考電壓Vref = Vrefp-Vrefm。Vinp及Vinm表不差分輸入信號端子處的電壓。輸入信號電壓Vin = Vinp-Vinm。轉(zhuǎn)移參考電容器132a及132b可相等于C/2。輸入取樣電容器130a及130b可相等于A*C/2。反饋電容器134a及134b可相等于CFB。輸入電壓為:Vin = Vinp-Vinm，且輸出電壓為:Vout=Voutp-Voutm。所展示的電路的增益為A。根據(jù)US7, 102, 558，特定切換序列應(yīng)用到各種開關(guān)以提供五電平DAC。
[0028]圖5a到5e展示用于借助單個級產(chǎn)生5個不同值的示范性兩相序列。如圖5a中所展示，為轉(zhuǎn)移正電荷C*VREF，電容器132a及132b在預(yù)充電相202a期間分別連接到Vrefp及Vrefm且在轉(zhuǎn)移相204a期間分別切換到V酬及V REFP。所轉(zhuǎn)移的電荷等于C/2* (Vrefp-Vrefm) -C/2* (Vrefm-Vrefp) = C*VREF。如圖5e中所展示，借助預(yù)充電相202e及轉(zhuǎn)移相204e，執(zhí)行相反序列以實(shí)現(xiàn)-C*VREF電荷到求和節(jié)點(diǎn)。如圖5b中所展示，為實(shí)現(xiàn)C/2*VREF電荷轉(zhuǎn)移，轉(zhuǎn)移參考電容器134a及134b在預(yù)充電相202b期間分別連接到Vrefp及V REFM且在轉(zhuǎn)移相204b期間使其輸入板極短路。所轉(zhuǎn)移電荷等于C/2* (Vrefp-Vrefm)-O = C/2*Vref。如圖5d中所展示，為實(shí)現(xiàn)_C/2*VREF電荷轉(zhuǎn)移，轉(zhuǎn)移參考電容器134a及134b在預(yù)充電相202d期間分別連接到Vrem及V REFP且在轉(zhuǎn)移相204d期間使其輸入板極短路。所轉(zhuǎn)移電荷等于C/2* (V REFM-VREFP) -O=_C/2*Vref。如圖5c中所展示，為實(shí)現(xiàn)零電荷轉(zhuǎn)移，使參考電容器的輸入板極在預(yù)充電相202c及轉(zhuǎn)移相204c兩者期間均短路。因此，五個均等分布的電荷電平為C*VREF、C*VREF/2、0、_C*Vref/2 及 _C*VREFO
[0029]也可通過除本文中所描述之外的切換序列來實(shí)現(xiàn)中間電平C*Vref/2、0及-C*Vref/2。例如，在預(yù)充電期間使134a及134b的輸入板極短路且將其分別連接到Vrefm及Vrefp產(chǎn)生C*Vref/2電荷轉(zhuǎn)移。以類似方式，在預(yù)充電期間使134a及134b的輸入板極短路且將其分別連接到Vrefp及Vrefm產(chǎn)生-C*Vref/2電荷轉(zhuǎn)移。在預(yù)充電及轉(zhuǎn)移期間維持將Crp及Crm的輸入板極連接到相同電勢誘發(fā)零電荷轉(zhuǎn)移。圖5a到5e僅展示示范性切換序列?？扇?舉例來說)已受讓于申請人且借此以引用方式并入本文中的US7, 994, 958或受讓于申請人的借此以引用方式并入本文中的美國專利US7，961，126中所揭示而使用其它序列。這些申請案展示(舉例來說)可如何在輸入(VREFM/VREFP)處應(yīng)用Pl與P2之間的斬波器電壓參考切換及可如何使得在給定數(shù)目個時段后將其消除的方式對來自電壓參考的偏移的其余部分求積分。
[0030]高度線性DAC具有較高分辨率在Σ AADC中是至關(guān)重要的，這是因?yàn)槎辔辉O(shè)計產(chǎn)生較高SNR、較好穩(wěn)定性及較低功率且本發(fā)明中的各種實(shí)施例尤其在使用復(fù)雜定序時及在提供少數(shù)目個電容時有助于達(dá)到具有優(yōu)良線性的任何電平DAC。此處，所述構(gòu)想是在已知如何設(shè)計任何電平DAC時，可使用(舉例來說)如從美國專利US7, 961，126已知的抖動算法，使得量化器可以產(chǎn)生較少輸出量化噪聲的較好方式改變其分辨率同時保持抖動期望效應(yīng)(較好THD及較好閑置頻調(diào)消除)。
[0031]為提供較多電平，根據(jù)各種實(shí)施例提供如圖3A及3B中所展示的多個參考級102、310。圖3A展示與圖2相同的具有包括與級102相同的架構(gòu)的額外參考輸入級310a的電路。因此，開關(guān)312、314、316分別對應(yīng)于開關(guān)112、114及116。在此特定實(shí)施例中，僅有差異為取樣電容器323a、323b經(jīng)定尺寸以具有級102的電容器132a、132b的電容的兩倍。然而，對多個級的電容器的定尺寸取決于將實(shí)現(xiàn)的總體設(shè)計及電平的數(shù)目，如下文將較詳細(xì)闡釋。此外，開關(guān)控制定序器320經(jīng)提供以允許對每一級102及310a的切換的獨(dú)立控制，借此允許每一級接收不同數(shù)字輸入值。通過將參考輸入級102、310a的輸出并聯(lián)耦合，對個別級的輸出值求和。
[0032]圖3B展示圖3A的實(shí)施例的擴(kuò)展版本，此處，多個額外參考輸入級310a..310η并聯(lián)耦合到參考輸入級102。每一級的電容器可個別地經(jīng)定大小，如下文將較詳細(xì)闡釋。開關(guān)控制定序器330給每一參考輸入級提供單獨(dú)控制信號以允許不同數(shù)字輸入值被饋送到每一級 102、310a..310η。
[0033]使多個多電平DAC (例如(舉例來說)圖3Α及3Β中所展示的5電平DAC)并聯(lián)的主要問題是電容器之間的匹配。然而，根據(jù)各種實(shí)施例，所有電容器可具有不同值且其甚至可能(舉例來說)由于物理處理約束而不匹配。如果每一參考級102均如圖2中所展示而設(shè)計，那么每一參考輸入級可具有不同獨(dú)立控制輸入且每一輸入可為(舉例來說)+2、+1