、0、-1、-2。如果忽略每一電容器對的不匹配且如果Vref = VREF+-VREF-，那么這些值中的每一者表示DAC電荷轉(zhuǎn)移的Cref*Vref倍數(shù)。由于僅對差分電荷進一步求積分，因此并不考慮差分結(jié)構(gòu)中的電容器對的不匹配，因此，即使電容器在差分結(jié)構(gòu)的+及-側(cè)上不完全匹配，此也等效于具有與電容器的平均值的完全匹配以實現(xiàn)純差分轉(zhuǎn)移。因此，所述系統(tǒng)可經(jīng)簡化且可將其考慮為差分結(jié)構(gòu)的每一側(cè)上的電容器為相等的。此產(chǎn)生DAC的如圖3A及3B中所展示而并聯(lián)布置的η個參考輸入級102、310a..310η，其中這些級中的每一者具有Cref (k)電容器且轉(zhuǎn)移in (k) *Cref*Vref，其中in (k)是取決于相應輸入k的對應DAC的數(shù)字輸入值(舉例來說，可表示5個電平:+2、+1、0、-1、-2的整數(shù))。由于所有參考輸入級DAC 102,310a..310η是并聯(lián)的，因此總電荷轉(zhuǎn)移是所有電容器電荷轉(zhuǎn)移的和。盡管在每一DAC上參考電壓Vref是相同的，但由于所有電容器可為不同的且不一定匹配，因此由DAC中的每一者轉(zhuǎn)移的總電荷可為極不同的。此處，構(gòu)想是借助最小數(shù)量的電容器及輸出頻譜中的最小數(shù)量的頻調(diào)行為(或噪聲)來達到N電平分辨率(其中N是整數(shù)，舉例來說Ν>5)及維持DAC線性。
[0034]在DAC的N個所要電平中，5個電平不需要多個轉(zhuǎn)換定序，其可對應于如上文所論述及US7，102，558專利中所揭示的切換序列。這些電平是在并聯(lián)的所有5電平DAC共享相同數(shù)字輸入信號時獲得的電平。此將等效于僅具有一個Cref (具有Sum(CrefGO)的等效值)。此處，“序列”是I樣本長。對于奇數(shù)N，N= 2m+l，每一電平需要使轉(zhuǎn)移的電荷平均等于2*Sum(Cref(k))*Vref*j/m，其中j是介于m與_m之間的整數(shù)以便維持DAC線性。此給出由DAC允許的均等間隔的N個電平。因此在輸入處，DAC的輸入可由介于m與-m之間的整數(shù)m來表示。對于偶數(shù)N，N = 2m，每一電平需要使轉(zhuǎn)移的電荷平均等于2*Sum(Cref (k)) *Vref* (2j_l) / (N_l)，其中j是介于m與_m之間的整數(shù)以便維持DAC線性。舉例來說，對于6電平DAC，均等分布的電平將是5、3、1、-1、-3、_5*Sum(Cref (k) *2*Vref/5o
[0035]目標是使轉(zhuǎn)移的總電荷與所有Cref (k)電容器的和始終成比例。如果由DAC來處理電荷轉(zhuǎn)移的序列，那么此是可能的。在經(jīng)處理的每一輸入處，可能不會保證DAC線性但在特定數(shù)目個轉(zhuǎn)移后，如果考慮到轉(zhuǎn)移的總電荷，那么可維持線性。
[0036]在Σ AADC中，DAC通常用于如圖1中所展示的調(diào)制器的反饋環(huán)路中，且在轉(zhuǎn)換期間對DAC的輸出恒定地求積分。因此只要維持DAC的線性，即使線性僅在數(shù)個積分之后達至IJ，其也不會影響A XADC的線性(只要在定序期間調(diào)制器環(huán)路穩(wěn)定性不降級即可)。換句話說，此處可應用動態(tài)元件匹配或動態(tài)加權(quán)平均技術(shù)來維持DAC線性。
[0037]由于參考輸入級中的最大電荷轉(zhuǎn)移始終等于2*Cref (k) *Vref，總最大轉(zhuǎn)移是Sum (Cref (k)) *2*Vref，因此為維持DAC線性，所有其它轉(zhuǎn)移需要與Sum (Cref (k))成比例。然而，如果電容器不匹配，那么借助針對每一輸入的所選擇序列，使得平均來說轉(zhuǎn)移的總電荷與Sum(Cref(k))成比例，此才有可能。
[0038]電容器值也可經(jīng)選擇，使得其是單位C電容的不同倍數(shù)。在此情形中，根據(jù)實施例，如圖3A中所展示的每一并聯(lián)參考輸入級102、310a或如圖3B中所展示的參考輸入級102,310a..310η可具有不同數(shù)目個C并聯(lián)電容器。如果電容器使用例如1/4*C、1/2*C等的預定值形成于一組電容器中，那么此可尤其是有益的。分裂這些電容器的選擇可與用戶想要按以下方式實現(xiàn)的所要分辨率(N個電平)有聯(lián)系:如果將所述電容器均考慮為相等，那么可能存在最小數(shù)目個電容器及最小數(shù)目個分裂以便確保DAC線性及適當電荷轉(zhuǎn)移。分裂及電容器的此數(shù)目是僅隨所要的電平N的數(shù)目而變。舉例來說，對于N= 5，僅使用一個參考電容器，不使用分裂。根據(jù)如圖2及3A、3B中所展示的參考輸入級102、310a..310η的對稱結(jié)構(gòu)，考慮到參考電容器將由正枝中的1/2電容器132a、323a及負枝中的1/2電容器132b、323b形成。對于N = 9，可使用具有相應電容器的2個額外DAC，相等地分裂成兩個。對于N = 7，使用具有相應電容器的2個額外DAC，一者等于2*C，一者等于C。
[0039]如何找到此最小值的構(gòu)想是以Cref單位的和(是N_1的倍數(shù))開始。舉例來說，在N = 9的情況下，可以8個電容器開始且列舉8單位電容器的所有分裂及與單位電容器的這些分裂相關(guān)聯(lián)的所有電荷轉(zhuǎn)移。如果將電容器考慮為相等的，那么一旦識別到這些轉(zhuǎn)移，即可列舉產(chǎn)生相同電荷轉(zhuǎn)移的轉(zhuǎn)移。舉例來說，圖4展示具有如圖3A中所展示的結(jié)構(gòu)的7電平DAC的所有可能轉(zhuǎn)移且詳述兩個并聯(lián)參考輸入級102、310a之間的分裂2*C/Co因此，第一級102的Cl經(jīng)定尺寸為C且第二并聯(lián)級310a的C2經(jīng)定尺寸為2*C。在此情形中，如果可以特定序列以某一方式將認為應對應于特定DAC輸入IN的所有電荷轉(zhuǎn)移求平均，使得對每一 Cref (k)求積分達相同數(shù)目次，那么所述序列是有效的且可考慮分裂。換句話說，分裂必須包含電荷轉(zhuǎn)移中的冗余使得非線性電荷轉(zhuǎn)移可在最小序列之后平均掉并重新線性化。舉例來說，在圖4的表中，每一線的和產(chǎn)生輸入級102、310a的所有電容器*Vref的和，但在輸入=2時，僅存在兩個可能性，即Crefl上的雙電荷轉(zhuǎn)移加Cref2上的單電荷轉(zhuǎn)移或Cref2上的雙電荷轉(zhuǎn)移。與使用2*Cref2的轉(zhuǎn)移相比，如果具有2倍多的使用2*Crefl+Cref2的轉(zhuǎn)移，則可平均掉這些可能性。因此，數(shù)字值2的三個轉(zhuǎn)換的序列將需要各自提供sum(2*Cref 1+Cref2)*Vref的兩個轉(zhuǎn)換及提供sum(2*Cref2)*Vref的一個轉(zhuǎn)換，從而產(chǎn)生(4*Cren+2*Cref2)*Vref+2*Cref2*Vref = 4* (Cref 1+Cref2) *Vref 的轉(zhuǎn)移且因此與(Crefl+Cref2)成比例。此是消除Crefl及Cref2上的不匹配(與單位C相比)及始終具有電荷轉(zhuǎn)移的正確平均值及最近值的僅有方式。只要冗余允許在所有電容器上針對每一輸入DAC值求平均，即可找到最小序列，從而保證可使用分裂。因此，圖4中的表展示針對與Crefl及Cref2的和成比例的DAC輸入±3及O的單個轉(zhuǎn)換。此外，圖4中的表展示針對在求平均時也與Crefl及Cref2的和成比例的DAC輸入±2及± I的三個轉(zhuǎn)換的序列。特定來說，對于±2，平均值將是4*(Crefl+Cref2)*Vref/3，且對于±1，平均值將是2* (Crefl+Cref2)*Vref/3。
[0040]根據(jù)其它實施例，這些序列可經(jīng)隨機化以避免輸出頻譜中的頻調(diào)。對j的選擇可為隨機的，只要在借助輸入代碼2n-l將DAC處理η次后采用從I到η的所有整數(shù)即可。甚至可經(jīng)由多個輸入代碼對這些序列求平均。然而，這些序列變得較復雜。在對DAC轉(zhuǎn)移求平均以與Sum(Cref (k))*Vref成比例的相同目標下，所述求平均將始終考慮多個輸入代碼。還可觀察，對于給定m，對2n (2n-m)的互補可遵循互補序列以消除DAC非線性。
[0041]避免輸出頻譜中的頻調(diào)及最小化必需序列的長度對嘗試保持系統(tǒng)的穩(wěn)定性及不過多擾動其行為是重要的。舉例來說，如果采用7電平DAC及電平2在DAC的輸入處轉(zhuǎn)換，那么一個可允許序列在圖4的表中描述且具有長度3。如果此序列是借助相等電容器Crefl及Cref2(其中Crefl = Cref2 = C)獲得，那么序列的第一樣本將對2*Cref2*Vref=2*C*Vref求積分且隨后兩者將對(2*Cref 1+Cref2) *Vref = 3*C*Vref求積分。
[0042]盡管在3-樣本序列結(jié)束時，積分的電荷的量是完全精確的，但此差無法必定由系統(tǒng)處置且可擾動其穩(wěn)定性。為優(yōu)化系統(tǒng)的穩(wěn)定性，可找到序列以便限制在每一樣本處在DAC的輸出處的積分值的變化，或可找到優(yōu)化此變化的電容器的特定分裂。舉例來說，在7電平DAC中的相同序列中，如果Crefl = 1*C且Cref2 = 2*C，那么積分電荷在每一樣本處等于4*C*Vref。如果匹配不確切且2*Cref I不同于Cref2，那么仍保證DAC線性且所述不匹配僅將影響在每一樣本處求積分的總電荷，且因此將影響穩(wěn)定性，但不影響系統(tǒng)的線性性能。
[0043]確?？偡e分電荷的變化接近或相等于每一樣本處的所要值的此等序列及分裂優(yōu)于其余部分，這是因為其最小化對系統(tǒng)的穩(wěn)定性的擾動。舉例來說，如果期望4n+l電平DAC且如果分裂是使用產(chǎn)生原始5電平DAC的不同5電平的自然序列的η個單位電容器中的自然分裂，那么情形如此。
[0044]在這些電荷轉(zhuǎn)移中，經(jīng)斬波器調(diào)制Vref可經(jīng)使用且使并聯(lián)的每一DAC中的電荷轉(zhuǎn)移遵循如美國專利US7，994，958中所揭示的序列以便消除每一 DAC中的偏移。
[0045]針對此，奇數(shù)轉(zhuǎn)移及偶數(shù)轉(zhuǎn)移定義于每一 DAC的輸入處。在DAC的輸入是偶數(shù)(+/-2或O)時進行偶數(shù)轉(zhuǎn)移且在所述輸入是奇數(shù)(+/-1)時進行奇數(shù)轉(zhuǎn)移。按照US7, 994，958的教示，偶數(shù)轉(zhuǎn)移消除Vref的偏移。奇數(shù)轉(zhuǎn)移需要2樣本的序列來完全消除偏移。需要對每一 DAC個別地執(zhí)行這些序列以完全消除DAC的輸出處的偏移。此處，可同樣實現(xiàn)對每一 DAC 2樣本的這