1.一種用于毫米波無(wú)線通信的試驗(yàn)驗(yàn)證平臺(tái)，其特征在于，包括基帶處理單元、射頻處理單元、GPS時(shí)鐘模塊以及用于提供工作電源的電源模塊；所述基帶處理單元和所述射頻處理單元通過(guò)萬(wàn)兆以太網(wǎng)接口相互連接，所述GPS時(shí)鐘模塊通過(guò)數(shù)據(jù)總線分別與所述基帶處理單元和所述射頻處理單元連接；
所述基帶處理單元包括相互連接的SoC芯片組和FPGA芯片組；所述基帶處理單元用于生成對(duì)應(yīng)于毫米波信號(hào)的第一基帶信號(hào)，將第一基帶信號(hào)發(fā)送至所述射頻處理單元；所述基帶處理單元還用于對(duì)從所述射頻處理單元接收到的第二基帶信號(hào)進(jìn)行分析處理；
所述射頻處理單元用于對(duì)所述第一基帶信號(hào)進(jìn)行射頻處理，轉(zhuǎn)換成毫米波信號(hào)發(fā)射出；所述射頻處理單元還用于對(duì)接收到的毫米波信號(hào)進(jìn)行射頻處理，轉(zhuǎn)換成第二基帶信號(hào)發(fā)送至所述基帶處理單元；
所述GPS時(shí)鐘模塊用于向所述基帶處理單元和所述射頻處理單元提供參考時(shí)鐘信號(hào)和參考本振信號(hào)。
2.根據(jù)權(quán)利要求1所述的用于毫米波無(wú)線通信的試驗(yàn)驗(yàn)證平臺(tái)，其特征在于，所述SoC芯片組和所述FPGA芯片組分別設(shè)置有SFP接口，所述SoC芯片組和所述FPGA芯片組通過(guò)所述SFP接口與所述射頻處理單元進(jìn)行數(shù)據(jù)交換。
3.根據(jù)權(quán)利要求2所述的用于毫米波無(wú)線通信的試驗(yàn)驗(yàn)證平臺(tái)，其特征在于，所述SoC芯片組包括至少兩個(gè)SoC芯片，每一SoC芯片分別通過(guò)GE接口與所述FPGA芯片組進(jìn)行數(shù)據(jù)交換；所述FPGA芯片組包括至少兩個(gè)FPGA芯片，任意兩個(gè)FPGA芯片之間通過(guò)高數(shù)串行接口進(jìn)行數(shù)據(jù)交換。
4.根據(jù)權(quán)利要求3所述的用于毫米波無(wú)線通信的試驗(yàn)驗(yàn)證平臺(tái)，其特征在于，每一SoC芯片以及每一FPGA芯片分別連接有一DDR3內(nèi)存。
5.根據(jù)權(quán)利要求4所述的用于毫米波無(wú)線通信的試驗(yàn)驗(yàn)證平臺(tái)，其特征在于，所述DDR3內(nèi)存的容量為3GB。
6.根據(jù)權(quán)利要求3所述的用于毫米波無(wú)線通信的試驗(yàn)驗(yàn)證平臺(tái)，其特征在于，所述SoC芯片組包括兩個(gè)SoC芯片，所述FPGA芯片組包括四個(gè)FPGA芯片。
7.根據(jù)權(quán)利要求1-6任一所述的用于毫米波無(wú)線通信的試驗(yàn)驗(yàn)證平臺(tái)，其特征在于，所述射頻處理單元包括控制和接口模塊、毫米波射頻模塊以及射頻前端模塊；其中，
所述控制和接口模塊用于控制對(duì)信號(hào)的處理并實(shí)現(xiàn)與所述基帶處理單元進(jìn)行數(shù)據(jù)交換；
所述毫米波射頻模塊用于將第一基帶信號(hào)轉(zhuǎn)換成毫米波信號(hào)，還用于將接收到的毫米波信號(hào)轉(zhuǎn)換成第二基帶信號(hào)；
所述射頻前端模塊用于發(fā)射和接收毫米波信號(hào)。
8.根據(jù)權(quán)利要求7所述的用于毫米波無(wú)線通信的試驗(yàn)驗(yàn)證平臺(tái)，其特征在于，所述控制和接口模塊包括FPGA芯片、數(shù)模轉(zhuǎn)換器、模數(shù)轉(zhuǎn)換器以及USB3.0接口、SFP接口和PCIe接口。
9.根據(jù)權(quán)利要求7所述的用于毫米波無(wú)線通信的試驗(yàn)驗(yàn)證平臺(tái)，其特征在于，所述毫米波射頻模塊包括壓控振蕩器、混頻器、功率放大器、低噪聲放大器、鎖相環(huán)路、濾波器以及發(fā)射電路和接收電路。
10.根據(jù)權(quán)利要求7所述的用于毫米波無(wú)線通信的試驗(yàn)驗(yàn)證平臺(tái)，其特征在于，所述射頻前端模塊包括雙工器和天線。