本發(fā)明涉及模擬集成電路設(shè)計(jì)領(lǐng)域，特別涉及cmos-tdi圖像傳感設(shè)計(jì)領(lǐng)域。

背景技術(shù)：

圖像傳感器將拍攝的圖像轉(zhuǎn)換為易于存儲(chǔ)、傳輸和處理的電學(xué)信號(hào)。對(duì)于不同的工作環(huán)境，圖像傳感器的工作方式也不同，主要分為：面陣型和線陣型。其中面陣型圖像傳感器的像素陣列呈二維面陣排布，得到一幅完整的圖像僅通過(guò)一次曝光就能夠完成，主要應(yīng)用于手機(jī)和數(shù)碼相機(jī)中。線陣型圖像傳感器的像素陣列為一維線陣排布，對(duì)相對(duì)移動(dòng)的物體進(jìn)行掃描成像，主要應(yīng)用于醫(yī)療成像、工業(yè)檢測(cè)、航空航天等方面,其工作方式可參考圖1。由于線陣型圖像傳感器拍攝的場(chǎng)景在曝光階段一直在移動(dòng)，因此線陣圖像傳感器的曝光時(shí)間受限于場(chǎng)景的移動(dòng)速度。在光照度很低和掃描速度非?？斓那闆r下，線陣型圖像傳感器的感應(yīng)信號(hào)變得非常微弱，系統(tǒng)的信噪比(signal-to-noiseratio,snr)變得很低，嚴(yán)重影響拍攝圖片的質(zhì)量。因此，提出了時(shí)間延遲積分(timedelayintegration,tdi)技術(shù)。tdi技術(shù)時(shí)通過(guò)多行像素對(duì)相同物體進(jìn)行重復(fù)曝光，然后將曝光產(chǎn)生的電荷進(jìn)行累加進(jìn)而提高snr和靈敏度。該技術(shù)特別適用于高速、低光照和高對(duì)比度的環(huán)境下。

tdi型圖像傳感器非常適合由電荷耦合器件(chargecoupleddevice,ccd)實(shí)現(xiàn)。因?yàn)閏cd器件可以實(shí)現(xiàn)信號(hào)的無(wú)噪聲累加。目前tdi技術(shù)多應(yīng)用在ccd圖像傳感器中，普遍采用的ccd-tdi圖像傳感器的結(jié)構(gòu)類似一個(gè)長(zhǎng)方形的面陣ccd圖像傳感器，如圖2所示，ccd-tdi圖像傳感器的工作過(guò)程如下：n級(jí)ccd-tdi圖像傳感器一共有n行像素，某一列上的第一行像素在第一個(gè)曝光周期內(nèi)收集到的電荷并不直接輸出，而是與同列第二個(gè)像素在第二個(gè)曝光周期內(nèi)收集到的電荷相加，以此類推ccd-tdi圖像傳感器最后一行(第n行)的像素收集到的電荷與前面n-1次收集到的電荷累加后再按照普通線陣ccd器件的輸出方式進(jìn)行讀出。在ccd-tdi圖像傳感器中，輸出信號(hào)的幅度是n個(gè)像素積分電荷的累加，即相當(dāng)于一個(gè)像素n倍曝光周期內(nèi)所收集到的電荷，進(jìn)而snr被提升了n倍。

但是ccd圖像傳感器的工作電壓很高，因此其功耗十分高。而且ccd的實(shí)現(xiàn)依賴于特殊的工藝，因此ccd圖像傳感器無(wú)法在同一芯片上集成模擬和數(shù)字處理電路，因此其系統(tǒng)十分復(fù)雜。相比ccd圖像傳感器，cmos(complementarymetaloxidesemiconductor,互補(bǔ)金屬氧化物半導(dǎo)體)圖像傳感器可以同現(xiàn)代cmos工藝很好的兼容，而且具有集成度高、功耗低、成本低廉等非常重要優(yōu)勢(shì)。cmos圖像傳感器正在逐步占據(jù)圖像傳感器市場(chǎng)的主導(dǎo)地位。cmos-tdi圖像傳感器是基于cmos工藝實(shí)現(xiàn)tdi功能。具體有三種實(shí)現(xiàn)方案：第一種是電荷域累加方案，該方案是在cmos工藝上實(shí)現(xiàn)ccd工作方式，主要限制因素是電荷傳輸效率和滿阱容量。第二種方式是模擬域累加方案，該方案是將像素輸出的模擬信號(hào)先在模擬累加器中完成累加，然后將完成累加后的信號(hào)送入adc中進(jìn)行量化輸出。通常模擬累加器中的存儲(chǔ)單元是用電容來(lái)實(shí)現(xiàn)。第三種是數(shù)字域累加方案，該方案將像素輸出信號(hào)直接送入adc中進(jìn)行量化，然后將量化后的數(shù)字量送入數(shù)字累加器中實(shí)現(xiàn)對(duì)信號(hào)的累加，但是該方案對(duì)adc的速度要求非常嚴(yán)格，其累加速度受限于adc的速度。

電荷域累加方案主要是指在cmos工藝上實(shí)現(xiàn)ccd累加方式，可以完成信號(hào)的無(wú)噪聲累加，以圖3為例簡(jiǎn)要介紹其工作方式。其中渡越時(shí)間(tl)定義為物體移動(dòng)一個(gè)像素長(zhǎng)度所需時(shí)間。像素工作由4相時(shí)鐘控制，每個(gè)像素相應(yīng)的由4個(gè)多晶硅柵控制。光電二極管對(duì)黑色物體曝光產(chǎn)生光電荷，像素(n-1)中的光電荷存儲(chǔ)在相位2和相位3的多晶硅柵下，在電荷轉(zhuǎn)移過(guò)程中該像素的光電荷存儲(chǔ)在相位2、相位3和相位4多晶硅柵下，在下tl/2時(shí)光電荷正好轉(zhuǎn)移到相位3和相位4下，相應(yīng)物體也移動(dòng)到相位3處，此時(shí)對(duì)相同物體曝光產(chǎn)生的結(jié)果完成相加，經(jīng)過(guò)四次相加即完成像素(n-1)對(duì)物體的曝光過(guò)程。由于使用了cmos工藝，因此每個(gè)像素的多晶硅柵之間會(huì)存在間隙，該間隙沒(méi)有相應(yīng)的控制電壓，因此會(huì)降低電荷傳輸效率(chargetransferefficiency,cte)。電荷傳輸效率定義為從一個(gè)勢(shì)阱轉(zhuǎn)移到下一個(gè)勢(shì)阱的電荷所占的比率。n級(jí)tdi的電荷轉(zhuǎn)移效率如式1所示，ε表示殘留電荷所占的比率。從公式中可以看出，隨著累加級(jí)數(shù)的增加電荷傳輸效率在降低。由于電荷的不完全轉(zhuǎn)移，當(dāng)累加級(jí)數(shù)很高時(shí)由電荷傳輸效率低造成的拖尾現(xiàn)象會(huì)十分明顯，嚴(yán)重降低圖像質(zhì)量。同時(shí)cmos工作電壓比ccd低，因此滿阱容量也比ccd器件低，從而限制電荷域累加的級(jí)數(shù)。因此電荷傳輸效率和滿阱容量限制電荷域累加方案的實(shí)現(xiàn)。

cte＝(1-ε)ⁿ(1)

模擬域累加方案是將像素輸出的信號(hào)先在模擬累加器中完成累加，然后在將累加后的結(jié)果送到adc中進(jìn)行量化輸出。傳統(tǒng)的模擬累加器結(jié)構(gòu)及工作時(shí)序如圖(4)和圖(5)所示。從圖(4)中可以看出實(shí)現(xiàn)n級(jí)累加需要(n+1)個(gè)存儲(chǔ)單元。單純使用模擬域累加方案完成n級(jí)累加，理想情況下snr提升為

技術(shù)實(shí)現(xiàn)要素：

為克服現(xiàn)有技術(shù)的不足，充分利用電荷域和模擬域累加方案優(yōu)點(diǎn)，本發(fā)明旨在提供電荷域、模擬域混合型cmos-tdi圖像傳感器，以降低電荷域累加方案中對(duì)電荷傳輸效率和滿阱容量的要求，也降低模擬域累加方案對(duì)速度的要求，同時(shí)優(yōu)于單獨(dú)使用模擬累加方案。本發(fā)明采用的技術(shù)方案是，電荷域、模擬域混合型cmos-tdi圖像傳感器，由像素陣列、電荷域累加器、模擬域累加器陣列、adc陣列、移位寄存器、時(shí)序控制模塊構(gòu)成，像素陣列大小為l列n行，電荷域累加器共有m級(jí)，模擬域累加器陣列為k級(jí)，其中n＝m×k；電荷域累加器是使用cmos工藝完成ccd功能，即讓電荷在相鄰勢(shì)阱中轉(zhuǎn)移，模擬域累加器陣列為電容累加方式；

先電荷域累加后將信號(hào)送到模擬累加器中進(jìn)行第二次累加后形成最終輸出。

像素陣列中n行像素分成k個(gè)子像素陣列,每個(gè)子像素陣列由m個(gè)像素和一個(gè)像素讀出電路組成；像素陣列使用四相時(shí)鐘，每個(gè)像素相應(yīng)的由4個(gè)多晶硅柵控制，同時(shí)整個(gè)像素陣列的電荷傳輸都是由四相時(shí)鐘控制；子像素陣列中讀出電路置于子像素陣列的側(cè)面；模擬累加器由2個(gè)存儲(chǔ)電容陣列(ch1-ch(n+1))，2個(gè)采樣電容cs，若干開(kāi)關(guān)和一個(gè)運(yùn)算放大器組成，具體地，開(kāi)關(guān)中包括兩組聯(lián)動(dòng)開(kāi)關(guān)clk1、clk2，clk1中的每一個(gè)開(kāi)關(guān)與clk2中的一個(gè)對(duì)應(yīng)開(kāi)關(guān)形成一組，像素陣列輸出經(jīng)上述一組開(kāi)關(guān)、一個(gè)采樣電容cs連接到運(yùn)算放大器同相輸入端，參考電壓經(jīng)過(guò)另一組開(kāi)關(guān)、另一個(gè)采樣電容cs連接到運(yùn)算放大器反相輸入端，運(yùn)算放大器同相、反相輸出端分別經(jīng)一個(gè)read開(kāi)關(guān)輸出到列級(jí)adc，運(yùn)算放大器的同、反相輸出端分別經(jīng)反饋開(kāi)關(guān)對(duì)應(yīng)反饋到反、同相輸入端；第一個(gè)存儲(chǔ)電容陣列中的第一個(gè)電容經(jīng)并聯(lián)的開(kāi)關(guān)i1’、reset1連接到運(yùn)算放大器同相輸入端,第一個(gè)存儲(chǔ)電容陣列中的第一個(gè)電容經(jīng)開(kāi)關(guān)i1連接到運(yùn)算放大器的反相輸出端，第一個(gè)存儲(chǔ)電容陣列中的其它電容與第一個(gè)電容連接關(guān)系一致，依此類推；第二個(gè)存儲(chǔ)電容陣列中的第一個(gè)電容與第一個(gè)存儲(chǔ)電容陣列中的第一個(gè)電容連接關(guān)系類似，只是同相輸入端改為反相輸入端、反相輸出端改為同相輸出端，第二個(gè)存儲(chǔ)電容陣列中的其它電容與其第一個(gè)電容連接關(guān)系一致，依此類推；第一個(gè)存儲(chǔ)電容陣列中的第一個(gè)電容與第二個(gè)存儲(chǔ)電容陣列中的第一個(gè)電容之間設(shè)置有復(fù)位開(kāi)關(guān)，第二個(gè)電容……第n+1個(gè)電容以此類推。

混合域cmos-tdi圖像傳感器列級(jí)工作過(guò)程如下：圖像傳感器在第一個(gè)渡越時(shí)間內(nèi)，子像素陣列1中的第一個(gè)像素第一次對(duì)出現(xiàn)的物體進(jìn)行曝光，在曝光結(jié)束后讀出子像素陣列1存儲(chǔ)的信號(hào)，因?yàn)殡姾捎蚶奂臃桨甘紫纫獙?duì)相同物體曝光產(chǎn)生的信號(hào)累加之后在讀出，因此子像素陣列讀出電路只讀出存儲(chǔ)在子像素陣列最后的累加像素信號(hào)，對(duì)于一個(gè)由m個(gè)像素組成的子像素陣列，最后累加像素為像素m，此時(shí)，子像素陣列1中的像素m存儲(chǔ)的信號(hào)被讀出；首先子像素陣列1的行選開(kāi)關(guān)sel1打開(kāi)，復(fù)位信號(hào)rst1信號(hào)使能，模擬累加中的開(kāi)關(guān)clk1閉合，模擬累加器中的采樣電容，對(duì)子像素陣列1輸出的復(fù)位信號(hào)和參考電壓vref進(jìn)行采樣，同時(shí)模擬累加器中運(yùn)放復(fù)位，采樣電容ch1被復(fù)位，之后rst1關(guān)斷，子像素陣列1中的行選開(kāi)關(guān)tx1打開(kāi)，存儲(chǔ)在子像素陣列1中像素m的累加后的電荷被讀出，此時(shí)，模擬累加器開(kāi)關(guān)clk2使能，采樣電容cs對(duì)模擬累加輸出的像素信號(hào)和參考電壓vref進(jìn)行采樣，此時(shí)采樣電容cs，運(yùn)放和存儲(chǔ)電容ch1組成積分電路，根據(jù)電容守恒定律，此時(shí)存儲(chǔ)在電容ch1兩端電壓vh1：

按照上述工作方式，每個(gè)子像素陣列中的第m個(gè)像素存儲(chǔ)的電荷信號(hào)依次被讀出，并存儲(chǔ)在模擬累加器存儲(chǔ)電容(ch1-chk)上；因?yàn)槊總€(gè)渡越時(shí)間像素陣列都需要讀出k次，每次讀出的信號(hào)都需要k個(gè)存儲(chǔ)電容，在第m的渡越時(shí)間內(nèi)，子像素陣列1中的第一個(gè)像素第一次捕捉的物體被子像素陣列1中的第m個(gè)像素捕捉，即此時(shí)已經(jīng)對(duì)子像素陣列1中的第一個(gè)像素第一次捕捉的物體曝光m次，像素的曝光產(chǎn)生電荷也累加了m次，在該次像素陣列讀出時(shí)，被累加了m次的曝光結(jié)果按先前描述的工作方式被存儲(chǔ)在電容ch(1+(k-1)×m)上，此時(shí)存儲(chǔ)在ch(1+(k-1)×m)兩端電壓vh(1+(k-1)×m)為：

因?yàn)槊總€(gè)子像素陣列都對(duì)相同移動(dòng)物體曝光m次，并累加m次，因此在第2m渡越時(shí)間時(shí)，子像素陣列2中的第m個(gè)像素又完成對(duì)子像素陣列1中的第一個(gè)像素第一次捕捉的物體的m次累加，此時(shí)子像素陣列2中的第m的像素累加結(jié)果被讀出，首先子像素陣列2的行選開(kāi)關(guān)sel2打開(kāi)，復(fù)位信號(hào)rst2信號(hào)使能，模擬累加中的開(kāi)關(guān)clk1閉合，模擬累加器中的采樣電容，對(duì)子像素陣列1輸出的復(fù)位信號(hào)和參考電壓vref進(jìn)行采樣，同時(shí)模擬累加器中運(yùn)放復(fù)位，采樣電容ch(1+(k-1)×m)此時(shí)不復(fù)位，之后rst2關(guān)斷，子像素陣列2中的行選開(kāi)關(guān)tx2打開(kāi)，存儲(chǔ)在子像素陣列2中像素m的累加后的電荷被讀出，此時(shí)，模擬累加器開(kāi)關(guān)clk2使能，采樣電容cs對(duì)模擬累加輸出的像素信號(hào)和參考電壓vref進(jìn)行采樣，此時(shí)采樣電容cs，運(yùn)放和存儲(chǔ)電容ch(1+(k-1)×m)組成積分電路，根據(jù)電容守恒定律，此時(shí)存儲(chǔ)在電容ch(1+(k-1)×m)兩端電壓vh(1+(k-1)×m)：

此時(shí)，子像素陣列1中的第一個(gè)像素第一次捕捉的物體已經(jīng)被曝光2m次，并被累加了2m次。在第m×k的渡越時(shí)間時(shí)，子像素陣列k中的m像素也完成對(duì)子像素陣列1中的第一個(gè)像素第一次捕捉的物體的m次曝光結(jié)果的累加，此時(shí)該像素信號(hào)讀出后并被存儲(chǔ)在電容ch(1+(k-1)×m)上，此時(shí)存儲(chǔ)在電容ch(1+(k-1)×m)兩端電壓vh(1+(k-1)×m)：

因此，子像素陣列1中的第一個(gè)像素第一次捕捉的物體已經(jīng)被累加了n次，即完成對(duì)相同物體的n次累加，完成n的累加的信號(hào)被read信號(hào)讀取并送入adc中完成量化讀出，按照相同的工作方式，整個(gè)列級(jí)電路可以完成對(duì)移動(dòng)物體的連續(xù)累加拍攝，當(dāng)整個(gè)圖像傳感器開(kāi)始工作是，每列adc輸出信號(hào)先存儲(chǔ)在寄存器陣列中，再順序讀出。

本發(fā)明的特點(diǎn)及有益效果是：

本發(fā)明描述的n級(jí)混合域cmos-tdi圖像傳感器中，將n級(jí)tdi累加拆分成m級(jí)電荷域累加和k級(jí)模擬域累加，其中n＝m×k。n級(jí)累加電荷傳輸效率如式4所示，與式1相比，最差傳輸效率下降了k倍，相比于單純使用模擬域累加方法，在相同幀頻下對(duì)模擬累加器速度要求下降了m倍，snr比單純使用模擬域累加方案提升了倍。

附圖說(shuō)明：

圖1是現(xiàn)有技術(shù)提供的線陣圖像傳感器的工作模式示意圖。

圖2是現(xiàn)有技術(shù)提供的ccd-tdi圖像傳感器的工作原理示意圖。

圖3是現(xiàn)有技術(shù)提供的使用cmos完成ccd工作方式勢(shì)阱圖。

圖4傳統(tǒng)模擬累加器結(jié)構(gòu)圖。

圖5傳統(tǒng)模擬累加器工作時(shí)序圖。

圖6本發(fā)明描述的n級(jí)l列混合域cmos-tdi圖像傳感器架構(gòu)圖。

圖7本發(fā)明的子像素陣列原理圖。

圖8本發(fā)明的n級(jí)混合域cmos-tdi圖像傳感器列級(jí)結(jié)構(gòu)圖。

圖9本發(fā)明的n級(jí)混合域cmos-tdi圖像傳感器像素陣列與模擬累加器配合時(shí)序。

具體實(shí)施方式

為克服現(xiàn)有技術(shù)的不足，充分利用電荷域和模擬域累加方案優(yōu)點(diǎn)，本發(fā)明旨在提供電荷域、模擬域混合型cmos-tdi圖像傳感器，以降低電荷域累加方案中對(duì)電荷傳輸效率和滿阱容量的要求，也降低模擬域累加方案對(duì)速度的要求，同時(shí)優(yōu)于單獨(dú)使用模擬累加方案。本發(fā)明采用的技術(shù)方案是，電荷域、模擬域混合型cmos-tdi圖像傳感器，由像素陣列、電荷域累加器、模擬域累加器陣列、adc陣列、移位寄存器、時(shí)序控制模塊構(gòu)成，像素陣列大小為l列n行，電荷域累加器共有m級(jí)，模擬域累加器陣列為k級(jí)，其中n＝m×k；電荷域累加器是使用cmos工藝完成ccd功能，即讓電荷在相鄰勢(shì)阱中轉(zhuǎn)移，模擬域累加器陣列為電容累加方式。

本發(fā)明提出的n級(jí)l列混合域cmos-tdi圖像傳感器架構(gòu)圖如圖6所示，像素陣列中n行像素分成k個(gè)子像素陣列,每個(gè)子像素陣列由m個(gè)像素和一個(gè)像素讀出電路組成；每個(gè)子像素陣列結(jié)構(gòu)圖如圖7所示，像素陣列使用四相時(shí)鐘，每個(gè)像素相應(yīng)的由4個(gè)多晶硅柵控制，同時(shí)整個(gè)像素陣列的電荷傳輸都是由四相時(shí)鐘控制；子像素陣列中讀出電路置于子像素陣列的側(cè)面。本發(fā)明使用的模擬累加器結(jié)構(gòu)如圖8所示。模擬累加器由2個(gè)存儲(chǔ)電容陣列(ch1-ch(n+1))，2個(gè)采樣電容cs，若干組開(kāi)關(guān)和一個(gè)運(yùn)算放大器組成,其相應(yīng)的時(shí)序如圖9所示。

混合域cmos-tdi圖像傳感器列級(jí)工作過(guò)程如下：圖像傳感器在第一個(gè)渡越時(shí)間內(nèi)，子像素陣列1中的第一個(gè)像素第一次對(duì)出現(xiàn)的物體進(jìn)行曝光，在曝光結(jié)束后讀出子像素陣列1存儲(chǔ)的信號(hào)，因?yàn)殡姾捎蚶奂臃桨甘紫纫獙?duì)相同物體曝光產(chǎn)生的信號(hào)累加之后在讀出，因此子像素陣列讀出電路只讀出存儲(chǔ)在子像素陣列最后的累加像素信號(hào)，對(duì)于一個(gè)由m個(gè)像素組成的子像素陣列，最后累加像素為像素m。此時(shí)，子像素陣列1中的像素m存儲(chǔ)的信號(hào)被讀出。首先子像素陣列1的行選開(kāi)關(guān)sel1打開(kāi)，復(fù)位信號(hào)rst1信號(hào)使能，模擬累加中的開(kāi)關(guān)clk1閉合，模擬累加器中的采樣電容，對(duì)子像素陣列1輸出的復(fù)位信號(hào)和參考電壓vref進(jìn)行采樣。同時(shí)模擬累加器中運(yùn)放復(fù)位，采樣電容ch1被復(fù)位，之后rst1關(guān)斷，子像素陣列1中的行選開(kāi)關(guān)tx1打開(kāi)，存儲(chǔ)在子像素陣列1中像素m的累加后的電荷被讀出。此時(shí)，模擬累加器開(kāi)關(guān)clk2使能，采樣電容cs對(duì)模擬累加輸出的像素信號(hào)和參考電壓vref進(jìn)行采樣，此時(shí)采樣電容cs，運(yùn)放和存儲(chǔ)電容ch1組成積分電路，根據(jù)電容守恒定律，此時(shí)存儲(chǔ)在電容ch1兩端電壓vh1：

按照上述工作方式，k個(gè)子像素陣列中的第m個(gè)像素存儲(chǔ)的電荷信號(hào)依次被讀出，并存儲(chǔ)在模擬累加器存儲(chǔ)電容(ch1-chk)上。因?yàn)槊總€(gè)渡越時(shí)間像素陣列都需要讀出k次，每次讀出的信號(hào)都需要k個(gè)存儲(chǔ)電容。在第m的渡越時(shí)間內(nèi)，子像素陣列1中的第一個(gè)像素第一次捕捉的物體被子像素陣列1中的第m個(gè)像素捕捉，即此時(shí)已經(jīng)對(duì)子像素陣列1中的第一個(gè)像素第一次捕捉的物體曝光m次，像素的曝光產(chǎn)生電荷也累加了m次。在該次像素陣列讀出時(shí)，被累加了m次的曝光結(jié)果按先前描述的工作方式被存儲(chǔ)在電容ch(1+(k-1)×m)上。此時(shí)存儲(chǔ)在ch(1+(k-1)×m)兩端電壓vh(1+(k-1)×m)為：

因?yàn)槊總€(gè)子像素陣列都對(duì)相同移動(dòng)物體曝光m次，并累加m次，因此在第2m渡越時(shí)間時(shí)，子像素陣列2中的第m個(gè)像素又完成對(duì)子像素陣列1中的第一個(gè)像素第一次捕捉的物體的m次累加。此時(shí)子像素陣列2中的第m的像素累加結(jié)果被讀出，首先子像素陣列2的行選開(kāi)關(guān)sel2打開(kāi)，復(fù)位信號(hào)rst2信號(hào)使能，模擬累加中的開(kāi)關(guān)clk1閉合，模擬累加器中的采樣電容，對(duì)子像素陣列1輸出的復(fù)位信號(hào)和參考電壓vref進(jìn)行采樣。同時(shí)模擬累加器中運(yùn)放復(fù)位，采樣電容ch(1+(k-1)×m)此時(shí)不復(fù)位，之后rst2關(guān)斷，子像素陣列2中的行選開(kāi)關(guān)tx2打開(kāi)，存儲(chǔ)在子像素陣列2中像素m的累加后的電荷被讀出。此時(shí)，模擬累加器開(kāi)關(guān)clk2使能，采樣電容cs對(duì)模擬累加輸出的像素信號(hào)和參考電壓vref進(jìn)行采樣，此時(shí)采樣電容cs，運(yùn)放和存儲(chǔ)電容ch(1+(k-1)×m)組成積分電路，根據(jù)電容守恒定律，此時(shí)存儲(chǔ)在電容ch(1+(k-1)×m)兩端電壓vh(1+(k-1)×m)：

此時(shí)，子像素陣列1中的第一個(gè)像素第一次捕捉的物體已經(jīng)被曝光2m次，并被累加了2m次。在第m×k的渡越時(shí)間時(shí)，子像素陣列k中的m像素也完成對(duì)子像素陣列1中的第一個(gè)像素第一次捕捉的物體的m次曝光結(jié)果的累加，此時(shí)該像素信號(hào)讀出后并被存儲(chǔ)在電容ch(1+(k-1)×m)上，此時(shí)存儲(chǔ)在電容ch(1+(k-1)×m)兩端電壓vh(1+(k-1)×m)：

因此，子像素陣列1中的第一個(gè)像素第一次捕捉的物體已經(jīng)被累加了n次，即完成對(duì)相同物體的n次累加。完成n的累加的信號(hào)被read信號(hào)讀取并送入adc中完成量化讀出。按照相同的工作方式，整個(gè)列級(jí)電路可以完成對(duì)移動(dòng)物體的連續(xù)累加拍攝。當(dāng)整個(gè)圖像傳感器開(kāi)始工作是，每列adc輸出信號(hào)先存儲(chǔ)在寄存器陣列中，在順序讀出。

先電荷域累加后將信號(hào)送到模擬累加器中進(jìn)行第二次累加后形成最終輸出。

為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清晰，下面將結(jié)合實(shí)例給出本發(fā)明實(shí)施方式的具體描述。將本發(fā)明應(yīng)用在256列256行cmos-tdi圖像傳感器。電荷域累加16級(jí)，模擬域累加16級(jí)。一個(gè)子像素陣列由16個(gè)像素和一個(gè)讀出電路組成。模擬累加器其需要513組存儲(chǔ)電容和1組采樣電容。在圖像傳感器工作16個(gè)渡越時(shí)間后，第一次被拍攝的物體運(yùn)動(dòng)到第一個(gè)子像素陣列的第16像素下，在第16個(gè)渡越時(shí)間的最后tl/4內(nèi)，像素陣列將讀出16次，相應(yīng)的結(jié)果存儲(chǔ)在模擬累加器的第(1-16)電容上。在之后的一個(gè)渡越時(shí)間的最后tl/4內(nèi)，像素陣列又讀出16次，相應(yīng)的結(jié)果存在模擬累加器的第(17-32)電容上。當(dāng)像素陣列完成16次完成讀出后，模擬累加器(1-512)個(gè)存儲(chǔ)電容上都存上相應(yīng)的電荷。在像素陣列的第17次完整讀出時(shí)，第一次被拍攝的物體已經(jīng)運(yùn)動(dòng)到第二個(gè)子像素陣列的第16個(gè)像素下，此時(shí)讀取像素累加信號(hào)，將第一個(gè)子像素陣列的輸出存儲(chǔ)在模擬累加器的第513個(gè)電容上，將第二子像素陣列的像素輸出存儲(chǔ)在模擬累加器的第一個(gè)存儲(chǔ)電容上。這樣第一次被拍攝的物體此時(shí)已經(jīng)完成了32次曝光，同時(shí)曝光后產(chǎn)生的電荷也被累加了32次。以相同的方式，像素陣列完整讀出256次，將完成對(duì)同一物體的256次曝光，實(shí)現(xiàn)256級(jí)累加。