技術(shù)特征：

技術(shù)總結(jié)
本發(fā)明涉及模擬集成電路設(shè)計領(lǐng)域，為降低電荷域累加方案中對電荷傳輸效率和滿阱容量的要求，也降低模擬域累加方案對速度的要求，同時優(yōu)于單獨使用模擬累加方案。本發(fā)明采用的技術(shù)方案是，電荷域、模擬域混合型CMOS?TDI圖像傳感器，由像素陣列、電荷域累加器、模擬域累加器陣列、ADC陣列、移位寄存器、時序控制模塊構(gòu)成，像素陣列大小為L列N行，電荷域累加器共有M級，模擬域累加器陣列為K級，其中N＝M×K；電荷域累加器是使用CMOS工藝完成CCD功能，即讓電荷在相鄰勢阱中轉(zhuǎn)移，模擬域累加器陣列為電容累加方式；先電荷域累加后將信號送到模擬累加器中進行第二次累加后形成最終輸出。本發(fā)明主要應(yīng)用于模擬集成電路設(shè)計。

技術(shù)研發(fā)人員：姚素英;于長偉;聶凱明;徐江濤;高靜
受保護的技術(shù)使用者：天津大學(xué)
技術(shù)研發(fā)日：2017.01.09
技術(shù)公布日：2017.08.15