本發(fā)明實(shí)施例涉及通信領(lǐng)域，尤其涉及信息處理的方法、和通信裝置。

背景技術(shù)：

1、低密度奇偶校驗(yàn)(low?density?parity?check，ldpc)碼是一類具有稀疏校驗(yàn)矩陣的線性分組編碼，具有結(jié)構(gòu)靈活，譯碼復(fù)雜度低的特點(diǎn)。由于它采用部分并行的迭代譯碼算法，從而比傳統(tǒng)的turbo碼具有更高的吞吐率。ldpc碼可用于通信系統(tǒng)的糾錯(cuò)碼，從而提高信道傳輸?shù)目煽啃院凸β世寐?。ldpc碼還可以廣泛應(yīng)用于空間通信、光纖通信、個(gè)人通信系統(tǒng)、adsl和磁記錄設(shè)備等。目前在第五代移動(dòng)通信中已考慮采用ldpc碼作為信道編碼方式之一。

2、實(shí)際使用過程中，可以采用具有特殊結(jié)構(gòu)化特征的ldpc矩陣。該具有特殊結(jié)構(gòu)化特征的ldpc矩陣h可以由準(zhǔn)循環(huán)(quasi?cycle，qc)結(jié)構(gòu)的ldpc基矩陣擴(kuò)展得到。qc-ldpc適合并行度高的硬件，提供的吞吐率更高。可以通過對(duì)ldpc矩陣進(jìn)行設(shè)計(jì)使之應(yīng)用于信道編碼。

3、qc-ldpc適合并行度高的硬件，提供的吞吐率更高?？梢酝ㄟ^對(duì)ldpc矩陣進(jìn)行設(shè)計(jì)使之應(yīng)用于信道編碼。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明實(shí)施例提供了一種信息處理的方法、通信裝置和系統(tǒng)，可以支持多種長度的信息比特序列的編碼和譯碼。

2、第一方面，提供了一種編碼方法及編碼器，所述編碼器使用低密度奇偶校驗(yàn)ldpc矩陣對(duì)輸入序列進(jìn)行編碼。

3、第二方面，提供了一種譯碼方法及譯碼器，所述譯碼器使用低密度奇偶校驗(yàn)ldpc矩陣對(duì)輸入序列進(jìn)行譯碼。

4、在上述第一方面或第二方面的第一種實(shí)現(xiàn)方式中：所述ldpc矩陣是基于擴(kuò)展因子z和基矩陣得到的。

5、基于上述實(shí)現(xiàn)方式，基圖30a的基矩陣可以包括：圖3b-1至圖3b-8所示矩陣中之一矩陣的第0至6行以及第0至16列，或者，所述基矩陣包括圖3b-1至圖3b-8所示矩陣中之一矩陣的第0至6行以及第0至16列中的部分列?；蛘撸鶊D30a的基矩陣可以是圖3b-1至圖3b-8所示矩陣中之一矩陣的第0至6行以及第0至16列的行/列變換后的矩陣，或，基矩陣可以圖3b-1至圖3b-8所示矩陣中之一矩陣的第0至6行以及第0至16列中的部分列的行/列變換后的矩陣。

6、為了支持不同塊長，ldpc碼需要不同的擴(kuò)展因子z，基于前述實(shí)現(xiàn)方式，在一種可能的實(shí)現(xiàn)方式中，基于不同的擴(kuò)展因子z采用與之對(duì)應(yīng)的基矩陣。例如，z＝a×2j，0≤j＜7，a∈{2,3,5,7,9,11,13,15}。

7、進(jìn)一步地，可選地，基于上述實(shí)現(xiàn)方式，ldpc矩陣可以基于擴(kuò)展因子z和對(duì)前述各基矩陣進(jìn)行補(bǔ)償后的矩陣hs得到，或者是基于擴(kuò)展因子z和對(duì)前述各基矩陣進(jìn)行補(bǔ)償后的矩陣hs的行/列變換后的矩陣得到。對(duì)前述各基矩陣補(bǔ)償，可以是對(duì)其中一列或多列中大于或等于0的偏移值增加或減少補(bǔ)償值。

8、上述各實(shí)現(xiàn)方式中的ldpc矩陣的基圖和基矩陣可以滿足多種塊長的碼塊的性能需求。

9、其中，擴(kuò)展因子z可以由編碼器或譯碼器根據(jù)輸入序列的長度k來確定，也可以是由其他器件確定后作為輸入?yún)?shù)提供給編碼器或譯碼器?？蛇x地，可以根據(jù)獲取到的擴(kuò)展因子z和該擴(kuò)展因子z對(duì)應(yīng)的基矩陣得到ldpc矩陣。

10、在上述第一方面或第二方面的第二種實(shí)現(xiàn)方式中：所述ldpc矩陣是基于擴(kuò)展因子z和ldpc矩陣的參數(shù)得到的。

11、ldpc矩陣的參數(shù)可以包括:行號(hào)、非零元素所在的列，非零元素偏移值，如表表2、表3b-1至表3b-8所示之一表的第0至6行的方式保存。還可以包括行重。其中非零元素所在的列中各位置和非零元素偏移值中各偏移值是一一對(duì)應(yīng)的。

12、對(duì)于發(fā)送端的通信設(shè)備，使用ldpc矩陣對(duì)所述輸入序列進(jìn)行編碼可以包括：使用擴(kuò)展因子z對(duì)應(yīng)的ldpc矩陣對(duì)所述輸入序列進(jìn)行編碼；或者擴(kuò)展因子z對(duì)應(yīng)的ldpc矩陣經(jīng)過了行/列變換，使用行/列變換后的矩陣對(duì)輸入序列進(jìn)行編碼。本技術(shù)中行/列變換是指行變換、列變換、或者行變換和列變換。

13、對(duì)于接收端的通信設(shè)備，使用ldpc矩陣對(duì)輸入序列進(jìn)行譯碼包括：使用擴(kuò)展因子z對(duì)應(yīng)的ldpc矩陣對(duì)輸入序列進(jìn)行譯碼；或者擴(kuò)展因子z對(duì)應(yīng)的ldpc矩陣經(jīng)過了行/列變換，使用行/列變換后的矩陣對(duì)輸入序列進(jìn)行譯碼后的矩陣對(duì)所述輸入序列進(jìn)行譯碼。本技術(shù)中行/列變換是指行變換、列變換、或者行變換和列變換。

14、在一種可能的實(shí)現(xiàn)方式中，可以保存ldpc矩陣，使用該ldpc矩陣對(duì)輸入序列進(jìn)行編碼，或者基于該ldpc矩陣進(jìn)行變換(行/列變換)或擴(kuò)展獲得可用于編碼的ldpc矩陣。

15、在另一種可能的實(shí)現(xiàn)方式中，可以保存參數(shù)，依據(jù)所述參數(shù)可以獲得用于編碼或者譯碼的ldpc矩陣，從而可以基于ldpc矩陣對(duì)輸入序列進(jìn)行編碼或者譯碼。所述參數(shù)包括以下至少之一：基圖、基矩陣、基于基圖或基矩陣行/列變換后的變換矩陣、基于基圖或基矩陣的擴(kuò)展矩陣、基矩陣中非零元素的偏移值、或者與用于獲得ldpc矩陣的相關(guān)的任何參數(shù)。

16、在又一種可能的實(shí)現(xiàn)方式中，ldpc矩陣的基矩陣可以保存在存儲(chǔ)器中。

17、在又一種可能的實(shí)現(xiàn)方式中，ldpc矩陣的基圖保存在存儲(chǔ)器中，ldpc矩陣的基矩陣中非零元素的偏移值可以保存在存儲(chǔ)器中。

18、在又一種可能的實(shí)現(xiàn)方式中，ldpc矩陣的參數(shù)按照表2、或表3b-1至表3b-8所示表所示的方式保存在存儲(chǔ)器中，也可以保存其中的部分元素組。

19、基于上述各可能的實(shí)現(xiàn)方式，在一種可能的設(shè)計(jì)中，用于ldpc編碼或者譯碼的基圖和基矩陣中至少一個(gè)是上述ldpc矩陣的基圖和基矩陣中至少一個(gè)經(jīng)過行交換、或者列交換、或者行交換和列交換后得到的。

20、第三方面，提供一種通信裝置可以包含用于執(zhí)行上述方法設(shè)計(jì)中相對(duì)應(yīng)的模塊。所述模塊可以是軟件和/或是硬件。

21、在一個(gè)可能的設(shè)計(jì)中，第三方面提供的通信裝置，包括處理器和收發(fā)組件，該處理器和收發(fā)組件可用于實(shí)現(xiàn)上述編碼或者譯碼方法中各部分的功能。在該設(shè)計(jì)中，如果該通信裝置是終端、基站或者其他網(wǎng)絡(luò)設(shè)備，其收發(fā)組件可以是收發(fā)機(jī)，如果該通信裝置是基帶芯片或基帶單板，其收發(fā)組件可以是基帶芯片或基帶單板的輸入/輸出電路，用于實(shí)現(xiàn)輸入/輸出信號(hào)的接收/發(fā)送。所述通信裝置可選的還可以包括存儲(chǔ)器，用于存儲(chǔ)數(shù)據(jù)和/或指令。

22、在一種實(shí)現(xiàn)方式中，所述處理器可以包括如上述第一方面所述的編碼器以及確定單元。所述確定單元用于確定對(duì)輸入序列編碼所需的擴(kuò)展因子z。所述編碼器用于使用所述擴(kuò)展因子z對(duì)應(yīng)的ldpc矩陣對(duì)所述輸入序列進(jìn)行編碼。

23、在另一種實(shí)現(xiàn)方式中，所述處理器可以包括如上述第二方面所述的譯碼器以及獲取單元。所述獲取單元用于獲取ldpc碼的軟值和擴(kuò)展因子z。所述譯碼器用于基于擴(kuò)展因子z對(duì)應(yīng)的基矩陣hb對(duì)ldpc碼的軟值譯碼得到信息比特序列。

24、第四方面，提供了一種通信裝置，包括一個(gè)或多個(gè)處理器。在一種可能的設(shè)計(jì)中，一個(gè)或多個(gè)所述處理器可實(shí)現(xiàn)第一方面所述編碼器的功能，在另一種可能的設(shè)計(jì)中，第一方面所述編碼器可以是所述處理器的一部分，處理器除了實(shí)現(xiàn)第一方面所述編碼器的功能，還可以實(shí)現(xiàn)其他功能。在一種可能的設(shè)計(jì)中，一個(gè)或多個(gè)所述處理器可實(shí)現(xiàn)第二方面所述譯碼器的功能，在另一種可能的設(shè)計(jì)中，第二方面所述譯碼器可以是所述處理器的一部分。

25、可選地，所述通信裝置還可以包括收發(fā)器以及天線。

26、可選的，所述通信裝置還可以包括用于產(chǎn)生傳輸塊crc的器件、用于碼塊分割和crc校驗(yàn)的器件、用于交織的交織器、或者用于調(diào)制處理的調(diào)制器等。在一種可能的設(shè)計(jì)中，可以通過一個(gè)或多個(gè)處理器實(shí)現(xiàn)這些器件的功能。

27、可選的，所述通信裝置還可以包括，用于解調(diào)操作的解調(diào)器、用于解交織的解交織器、或者用于解速率匹配的器件等等?？梢酝ㄟ^一個(gè)或多個(gè)處理器實(shí)現(xiàn)這些器件的功能。

28、第五方面，本發(fā)明實(shí)施例提供了一種通信系統(tǒng)，該系統(tǒng)包括上述第三方面所述的通信裝置。

29、第六方面，本發(fā)明實(shí)施例提供了一種通信系統(tǒng)，該系統(tǒng)包括一個(gè)或多個(gè)第四方面所述的通信裝置。

30、再一方面，本發(fā)明實(shí)施例提供了一種計(jì)算機(jī)存儲(chǔ)介質(zhì)，其上存儲(chǔ)有程序，當(dāng)其運(yùn)行時(shí)，使得計(jì)算機(jī)執(zhí)行上述方面所述的方法。

31、本技術(shù)的又一方面提供了一種包含指令的計(jì)算機(jī)程序產(chǎn)品，當(dāng)其在計(jì)算機(jī)上運(yùn)行時(shí)，使得計(jì)算機(jī)執(zhí)行上述各方面所述的方法。

32、本發(fā)明實(shí)施例的信息處理的方法、裝置、通信設(shè)備和通信系統(tǒng)，在編碼性能和錯(cuò)誤平層上能夠適應(yīng)系統(tǒng)靈活多變的碼長碼率需要。