本發(fā)明涉及時鐘同步網(wǎng)絡，尤其涉及一種基于fpga的時鐘同步系統(tǒng)、方法及車輛電子設備。

背景技術：

1、1588v2協(xié)議，即ieee?1588-2008標準，提供了亞微秒級的時間同步精度。這種高精度的時間同步在電信、金融交易、電力系統(tǒng)和工業(yè)自動化等領域發(fā)揮著重要作用。

2、目前，ieee?1588協(xié)議能夠與北斗衛(wèi)星導航系統(tǒng)相結合，形成了ieee?1588北斗衛(wèi)星時間服務器。ieee?1588協(xié)議也可以在工業(yè)物聯(lián)網(wǎng)的時鐘同步方面做出重要貢獻。它不僅可用于傳統(tǒng)的有線網(wǎng)絡，還擴展到了無線網(wǎng)絡時鐘同步。該協(xié)議在wlan、光數(shù)據(jù)中心、智能電網(wǎng)等工業(yè)應用領域發(fā)揮著重要作用。

3、但是現(xiàn)有的時間同步方案存在以下幾個典型的問題：

4、1、復雜性和成本：實現(xiàn)高精度精確時間協(xié)議（ptp，precision?time?protocol）可能需要特定的網(wǎng)絡硬件和軟件配置，增加了系統(tǒng)的復雜性和成本。

5、2、現(xiàn)有方案的同步精度大多是在亞微秒和亞納秒級，同步精度偏低。

6、基于此，目前亟需一種時鐘同步方法及系統(tǒng)，來降低時間同步系統(tǒng)的復雜性及成本，提高同步精度。

技術實現(xiàn)思路

1、針對現(xiàn)有技術存在的問題，本發(fā)明實施例提供了一種基于fpga的時鐘同步系統(tǒng)、方法及車輛電子設備，以解決或者部分解決現(xiàn)有技術中的時鐘同步系統(tǒng)的同步精度低、成本高的技術問題。

2、本發(fā)明的第一方面，提供一種基于現(xiàn)場可編程門陣列（fpga，field?programmablegate?array）的時鐘同步系統(tǒng)，所述系統(tǒng)包括：主節(jié)點和從節(jié)點；所述主節(jié)點包括：模數(shù)轉換器adc及相位鑒別器；其中，

3、所述相位鑒別器，用于確定所述主節(jié)點的第一本地時鐘與所述從節(jié)點的第二本地時鐘之間的第一相位差信號；所述第一相位差信號為電壓模擬信號；

4、所述模數(shù)轉換器adc，用于將所述第一相位差信號轉換為第二相位差信號；所述第二相位差信號為電壓數(shù)字信號；

5、所述從節(jié)點，用于接收由所述主節(jié)點發(fā)送的同步報文，并向所述主節(jié)點發(fā)送延時請求報文；根據(jù)所述第二相位差信號、所述同步報文從所述主節(jié)點發(fā)出的第一時間戳、所述同步報文到達所述從節(jié)點的第二時間戳、所述延時請求報文從所述從節(jié)點發(fā)出的第三時間戳以及所述延時請求報文到達所述主節(jié)點的第四時間戳確定所述第一本地時鐘和所述第二本地時鐘的時間偏差；根據(jù)所述時間偏差調整所述第二本地時鐘的時間戳，使得所述從節(jié)點與所述主節(jié)點保持同步。

6、上述方案中，所述從節(jié)點具體用于：

7、根據(jù)所述第二相位差信號、所述adc可輸出的最大值以及所述相位鑒別器可測量的最大相位差確定所述第一本地時鐘和所述第二本地時鐘之間的真實相位差；

8、根據(jù)所述真實相位差、所述第四時間戳以及所述第二本地時鐘的時鐘周期確定所述延時請求報文到達所述主節(jié)點的真實時刻；

9、根據(jù)所述同步報文從所述主節(jié)點發(fā)出的第一時間戳、所述同步報文到達所述從節(jié)點的第二時間戳、所述延時請求報文從所述從節(jié)點發(fā)出的第三時間戳以及所述延時請求報文到達所述主節(jié)點的真實時刻確定所述時間偏差。

10、上述方案中，所述從節(jié)點具體用于：

11、根據(jù)公式確定所述第一本地時鐘和所述第二本地時鐘之間的真實相位差 phase；其中，

12、所述為所述第二相位差信號，所述為所述adc可輸出的最大值，所述為所述相位鑒別器可測量的最大相位差。

13、上述方案中，所述從節(jié)點具體用于：

14、根據(jù)公式確定所述延時請求報文到達所述主節(jié)點的真實時刻；其中，所述為所述第四時間戳，所述 phase為所述真實相位差，所述 t為所述第二本地時鐘的時鐘周期。

15、上述方案中，所述相位差計算模塊具體用于：

16、根據(jù)公式確定所述時間偏差；其中，

17、所述為所述第一時間戳，所述為所述第二時間戳，所述為所述第三時間戳，所述為所述延時請求報文到達所述主節(jié)點的真實時刻。

18、上述方案中，所述從節(jié)點具體用于：

19、獲取所述第一本地時鐘的時間戳；

20、將所述第一本地時鐘的時間戳和所述時間偏差的和值確定為所述第二本地時鐘的時間戳。

21、本發(fā)明的第二方面，提供一種基于fpga的時鐘同步方法，應用在第一方面中任一項所述的基于fpga的時鐘同步系統(tǒng)中，所述方法包括：

22、利用相位鑒別器確定主節(jié)點的第一本地時鐘與所述從節(jié)點的第二本地時鐘之間的第一相位差信號；所述第一相位差信號為電壓模擬信號；

23、利用模數(shù)轉換器adc將所述第一相位差信號轉換為第二相位差信號；所述第二相位差信號為電壓數(shù)字信號；

24、利用所述從節(jié)點根據(jù)所述第二相位差信號、同步報文從所述主節(jié)點發(fā)出的第一時間戳、所述同步報文到達所述從節(jié)點的第二時間戳、所述延時請求報文從所述節(jié)點發(fā)出的第三時間戳以及所述延時請求報文到達所述主節(jié)點的第四時間戳確定所述第一本地時鐘和所述第二本地時鐘的時間偏差；根據(jù)所述時間偏差調整所述第二本地時鐘的時間戳，使得所述從節(jié)點與所述主節(jié)點保持同步。

25、上述方案中，所述利用所述從節(jié)點根據(jù)所述第二相位差信號、同步報文從所述主節(jié)點發(fā)出的第一時間戳、所述同步報文到達所述從節(jié)點的第二時間戳、延時請求報文從所述從節(jié)點發(fā)出的第三時間戳以及延時請求報文到達所述主節(jié)點的第四時間戳確定所述第一本地時鐘和所述第二本地時鐘的時間偏差，包括：

26、根據(jù)所述第二相位差信號、所述adc可輸出的最大值以及所述相位鑒別器可測量的最大相位差確定所述第一本地時鐘和所述第二本地時鐘之間的真實相位差；

27、根據(jù)所述真實相位差、所述第四時間戳以及所述第二本地時鐘的時鐘周期確定所述延時請求報文到達所述主節(jié)點的真實時刻；

28、根據(jù)所述同步報文從所述主節(jié)點發(fā)出的第一時間戳、所述同步報文到達所述從節(jié)點的第二時間戳、所述從節(jié)點發(fā)出響應報文的第三時間戳以及所述延時請求報文到達所述主節(jié)點的真實時刻確定所述時間偏差。

29、上述方案中，所述根據(jù)所述第二相位差信號、所述adc可輸出的最大值以及所述相位鑒別器可測量的最大相位差確定所述第一本地時鐘和所述第二本地時鐘之間的真實相位差，包括：

30、根據(jù)公式確定所述第一本地時鐘和所述第二本地時鐘之間的真實相位差 phase；其中，

31、所述為所述第二相位差信號，所述為所述adc可輸出的最大值，所述為所述相位鑒別器可測量的最大相位差。

32、本發(fā)明的第三方面，提供一種車輛電子設備，包括第一方面中任一項所述的基于fpga的時鐘同步系統(tǒng)。

33、本發(fā)明提供了一種基于fpga的時鐘同步系統(tǒng)、方法及車輛電子設備，系統(tǒng)包括：主節(jié)點和從節(jié)點；所述主節(jié)點包括：模數(shù)轉換器adc及相位鑒別器；其中，所述相位鑒別器，用于確定所述主節(jié)點的第一本地時鐘與所述從節(jié)點的第二本地時鐘之間的第一相位差信號；所述第一相位差信號為電壓模擬信號；所述模數(shù)轉換器adc，用于將所述第一相位差信號轉換為第二相位差信號；所述第二相位差信號為電壓數(shù)字信號；所述從節(jié)點，用于接收由所述主節(jié)點發(fā)送的同步報文，并向所述主節(jié)點發(fā)送延時請求報文；根據(jù)所述第二相位差信號、所述同步報文從所述主節(jié)點發(fā)出的第一時間戳、所述同步報文到達所述從節(jié)點的第二時間戳、所述延時請求報文從所述從節(jié)點發(fā)出的第三時間戳以及所述延時請求報文到達所述主節(jié)點的第四時間戳確定所述第一本地時鐘和所述第二本地時鐘的時間偏差；根據(jù)所述時間偏差調整所述第二本地時鐘的時間戳，使得所述從節(jié)點與所述主節(jié)點保持同步；如此，先利用相位鑒別器及adc確定出主節(jié)點和從節(jié)點之間的相位差，在確定時間偏差時將相位差考慮了進去，因此可提高時間偏差的確定精度，并且這種硬件同步的方式可進一步提高同步精度，精度可達納秒級，進而提高主從節(jié)點之間的同步精度；并且本發(fā)明在硬件實現(xiàn)上只需要在主節(jié)點中增設相位鑒別器和adc，不需要特定的網(wǎng)絡以及相關的軟件配置，從而也降低了成本及復雜度。