本發(fā)明涉及芯片測試技術(shù)領(lǐng)域，特別是涉及一種IC測試裝置及方法。

背景技術(shù)：

隨著微電子技術(shù)的發(fā)展和市場對集成芯片的需求量的不斷增加，IC測試裝置也跟隨其不斷發(fā)展。目前集成芯片的集成度越來越高，功能越來越復(fù)雜，性能要求越來越高，功耗要求越來越低，但同時，要求成本越低越好。目前封裝出來的集成芯片的引腳數(shù)越來越多，可達上百個甚至上千個引腳，而且封裝出的每個引腳可能是多個功能復(fù)用的，在集成芯片出售給客戶之前集成芯片生產(chǎn)廠商必須對每一顆集成芯片進行FT測試，把壞的chip挑出來，檢驗封裝后的集成芯片。在利用IC測試裝置對待測試芯片進行FT測試時，如果IC測試裝置中的待測試芯片的IO引腳直接與控制器的IO引腳相連接，經(jīng)常會出現(xiàn)以下幾種情況：

1)當待測試芯片的IO引腳很多的時候，控制器的IO引腳可能會不夠用，這樣就可能采取多個控制器的方式來測試待測試芯片，采用多個控制器首先帶來的是成本的增加，這里的控制器一般比較常見的是FPGA芯片、單片機(功能比較強大的)、DSP芯片或者ARM芯片等，這些芯片一般都比較昂貴，而且設(shè)計印刷電路板時可能設(shè)計的比較復(fù)雜，導(dǎo)致PCB的設(shè)計成本和難度增加；另外，使用多個控制器將會使得開發(fā)、調(diào)試和維護的難度加大。

2)目前大多數(shù)待測試芯片的IO引腳不斷增多，并且每個IO引腳可能是多個功能的組合，對待測試芯片的某個IO的全部功能的測試，可能會使用到控制器的多個IO引腳(待測試芯片的IO引腳有多個功能，使用控制器的某一個IO引腳的功能不能完成測試)，這樣將會導(dǎo)致控制器的IO引腳更加緊張，并且增加PCB的設(shè)計難度。

3)如果待測試芯片需要測試某類功能的引腳比較多，控制器能夠測試這類功能的IO引腳可能會嚴重不足，比如待測試芯片有100個IO引腳能夠輸出模擬信號，而這些輸出的模擬信號都需要IC測試裝置的測試，但是控制器能夠測試模擬信號的IO引腳(擁有ADC功能的引腳)可能不足100個，這樣可能就會增加其他控制器或者外圍模數(shù)轉(zhuǎn)換器等，從而導(dǎo)致成本增加。

因此，如何提供一種解決上述技術(shù)問題的IC測試裝置是本領(lǐng)域技術(shù)人員目前需要解決的問題。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的是提供一種IC測試裝置，大大地節(jié)省了控制器的資源，降低了測試裝置的成本，簡化了測試裝置的結(jié)構(gòu)；本發(fā)明的另一目的是提供一種IC測試方法。

為解決上述技術(shù)問題，本發(fā)明提供了一種IC測試裝置，包括：

控制器；

與待測試芯片連接、用于將所述待測試芯片與所述測試裝置連接起來的Socket座；

N個用于依據(jù)所述控制器的控制來對所述待測試芯片進行相應(yīng)測試的測試模塊，每個所述測試模塊的第一端與所述控制器連接，第二端與一一對應(yīng)的繼電器的第一端連接，N為整數(shù)；

N個與所述測試模塊一一對應(yīng)的繼電器，每個所述繼電器的控制端與所述控制器連接，第二端與模擬開關(guān)組的第一端連接；

第二端與所述Socket座連接、控制端與所述控制器連接的所述模擬開關(guān)組，所述模擬開關(guān)組為L級多輸入模擬開關(guān)的級聯(lián)，L為不小于2的整數(shù)，所述模擬開關(guān)組用于依據(jù)所述控制器的控制來選擇所述待測試芯片的相應(yīng)引腳與相應(yīng)測試模塊連接；

第一端與所述控制器連接、另一端與所述Socket座連接、用于在所述控制器與所述Socket座之間建立通信的通信線路。

優(yōu)選地，該測試裝置還包括：

一端與所述控制器連接、另一端分別與所述模擬開關(guān)組的控制端以及N個所述繼電器的控制端連接的移位鎖存器，所述移位鎖存器用于接收所述控制器串行移入的控制所述模擬開關(guān)組的控制端以及N個所述繼電器的控制信號，并在對所述待測試芯片測試時將所述控制信號相應(yīng)地并行輸出至所述模擬開關(guān)組以及繼電器。

優(yōu)選地，所述模擬開關(guān)組為第一級多輸入模擬開關(guān)與第二級多輸入模擬開關(guān)的級聯(lián)，其中，所述第一級多輸入模擬開關(guān)的個數(shù)為1個，所述第二級多輸入模擬開關(guān)的個數(shù)為M個，M不小于2且不大于所述第一級多輸入模擬開關(guān)的輸入端數(shù)。

優(yōu)選地，所述模擬開關(guān)組為第一級多輸入模擬開關(guān)、第二級多輸入模擬開關(guān)以及第三級多輸入模擬開關(guān)的級聯(lián)，其中，所述第一級多輸入模擬開關(guān)的個數(shù)為1個，所述第二級多輸入模擬開關(guān)的個數(shù)為M個，M不小于2且不大于所述第一級多輸入模擬開關(guān)的輸入端數(shù)，所述第三級多輸入模擬開關(guān)的個數(shù)不大于所述第二級多輸入模擬開關(guān)的所有輸入端的個數(shù)。

優(yōu)選地，所述通信線路為所述待測試芯片的JIAG接口或者UART接口或者SPI接口或者I2C接口。

優(yōu)選地，N個所述測試模塊包括模數(shù)轉(zhuǎn)換器、數(shù)模轉(zhuǎn)換器、GPIO模塊、捕獲模塊以及比較輸出模塊中的一個或多個的組合，其中：

所述模數(shù)轉(zhuǎn)換器，用于對所述待測試芯片的模擬輸出功能進行測試；

所述數(shù)模轉(zhuǎn)換器，用于為所述待測試芯片提供模擬輸入信號；

所述GPIO模塊，用于測試所述待測試芯片的GPIO的輸入輸出功能是否正確；

所述捕獲模塊，用于捕獲所述待測芯片的脈沖信號；

所述比較輸出模塊，用于為所述待測試芯片提供外部脈沖信號。

優(yōu)選地，所述控制器為FPGA。

優(yōu)選地，所述控制器為單片機。

優(yōu)選地，所述控制器為ARM。

為解決上述技術(shù)問題，本發(fā)明還提供了一種IC測試方法，應(yīng)用于如上述所述的IC測試裝置，該方法包括：

步驟S101：確定待測試芯片的第一個待測試功能；

步驟S102：確定與所述待測試功能對應(yīng)的第一個引腳；

步驟S103：對所述引腳進行功能測試，測試完成后進入步驟S104；

步驟S104：判斷與所述待測試功能對應(yīng)的引腳是否全部測試完，如果是，進入步驟S106，否則，進入步驟S105；

步驟S105：確定與所述待測試功能對應(yīng)的下一個引腳，并返回步驟S103；

步驟S106：判斷對所述待測試芯片的所有功能是否均測試完畢，如果是，進入步驟S108，否則，進入步驟S107；

步驟S107：確定所述待測試芯片的下一個待測試功能，并返回步驟S102；

步驟S108：結(jié)束測試。

本發(fā)明提供了一種IC測試裝置及方法，該裝置包括控制器；與待測試芯片連接、用于將待測試芯片與測試裝置連接起來的Socket座；N個用于依據(jù)控制器的控制來對待測試芯片進行相應(yīng)測試的測試模塊，每個測試模塊的第一端與控制器連接，第二端與一一對應(yīng)的繼電器的第一端連接；N個與測試模塊一一對應(yīng)的繼電器，每個繼電器的控制端與控制器連接，第二端與模擬開關(guān)組的第一端連接；第二端與Socket座連接、控制端與控制器連接的模擬開關(guān)組，模擬開關(guān)組為L級多輸入模擬開關(guān)的級聯(lián)，L為不小于2的整數(shù)，模擬開關(guān)組用于依據(jù)控制器的控制來選擇待測試芯片的相應(yīng)引腳與相應(yīng)測試模塊連接；第一端與控制器連接、另一端與Socket座連接、用于在控制器與Socket座之間建立通信的通信線路。

可見，本申請?zhí)峁┑臏y試裝置在N個測試模塊與放置待測試芯片的Socket座之間設(shè)置了由L級多輸入模擬開關(guān)的級聯(lián)構(gòu)成的模擬開關(guān)組，在對待測試芯片進行測試時，不需要待測試芯片的引腳直接與控制器連接，也無需采用多個控制器，只需控制器控制模擬開關(guān)組將與當前待測試功能對應(yīng)的引腳連接至相應(yīng)的測試模塊即可，大大地節(jié)省了控制器的資源，降低了測試裝置的成本，簡化了測試裝置的結(jié)構(gòu)。另外，本申請?zhí)峁┑臏y試方法，當一個測試功能對應(yīng)多個引腳時，本申請采用分時復(fù)用的方式來對引腳進行一個一個的測試，節(jié)省了控制器的資源，降低了測試裝置的成本。

附圖說明

為了更清楚地說明本發(fā)明實施例中的技術(shù)方案，下面將對現(xiàn)有技術(shù)和實施例中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為本發(fā)明提供的一種IC測試裝置的結(jié)構(gòu)示意圖；

圖2為本發(fā)明提供的另一種IC測試裝置的結(jié)構(gòu)示意圖；

圖3為本發(fā)明提供的另一種IC測試裝置的結(jié)構(gòu)示意圖；

圖4為本發(fā)明提供的一種IC測試方法的過程的流程圖。

具體實施方式

本發(fā)明的核心是提供一種IC測試裝置，大大地節(jié)省了控制器的資源，降低了測試裝置的成本，簡化了測試裝置的結(jié)構(gòu)；本發(fā)明的另一目的是提供一種IC測試方法。

為使本發(fā)明實施例的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例是本發(fā)明一部分實施例，而不是全部的實施例。基于本發(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。

實施例一

請參照圖1，圖1為本發(fā)明提供的一種IC測試裝置的結(jié)構(gòu)示意圖，該測試裝置包括：

控制器1；

具體地，這里的控制器1用于控制IC測試裝置中的外圍模塊完成對待測試芯片的測試工作。

與待測試芯片連接、用于將待測試芯片與測試裝置連接起來的Socket座5；

Socket座5是用于連接待測試芯片和測試裝置的，以將待測試芯片的全部資源連接到測試裝置上來。對于不同封裝和不同類型的待測試芯片可以通過更換不同的Socket座5來完成待測試芯片與測試裝置的連接，另外，該處也可以加轉(zhuǎn)接板來完成不同待測試芯片與測試裝置之間的連接。

N個用于依據(jù)控制器1的控制來對待測試芯片進行相應(yīng)測試的測試模塊2，每個測試模塊2的第一端與控制器1連接，第二端與一一對應(yīng)的繼電器3的第一端連接，N為整數(shù)；N個與測試模塊2一一對應(yīng)的繼電器3，每個繼電器3的控制端與控制器1連接，第二端與模擬開關(guān)組4的第一端連接；

可以理解的是，這里的繼電器3的作用是當開關(guān)管使用，使得該線路導(dǎo)通或者關(guān)斷，當然也可以使用MOS管或者晶體三極管等器件替換，具體根據(jù)實際情況來定，本發(fā)明在此不作特別的限定。

第二端與Socket座5連接、控制端與控制器1連接的模擬開關(guān)組4，模擬開關(guān)組4為L級多輸入模擬開關(guān)的級聯(lián)，L為不小于2的整數(shù)，模擬開關(guān)組4用于依據(jù)控制器1的控制來選擇待測試芯片的相應(yīng)引腳與相應(yīng)測試模塊2連接；

可以理解的是，N個測試模塊2與N個繼電器3一一對應(yīng)?？刂破?通過待測試功能來控制相應(yīng)的繼電器3和模擬開關(guān)組4的通斷。

第一端與控制器1連接、另一端與Socket座5連接、用于在控制器1與Socket座5之間建立通信的通信線路6。

通信線路6是控制器1與待測試芯片之間直接通信的通道，控制器1能夠通過通信線路6對待測試芯片進行程序下載、讀寫寄存器等操作。

本申請?zhí)峁┑臏y試裝置在N個測試模塊與放置待測試芯片的Socket座之間設(shè)置了由L級多輸入模擬開關(guān)的級聯(lián)構(gòu)成的模擬開關(guān)組4，在對待測試芯片進行測試時，不需要待測試芯片的引腳直接與控制器連接，也無需采用多個控制器，只需控制器控制模擬開關(guān)組4將與當前待測試功能對應(yīng)的引腳連接至相應(yīng)的測試模塊即可，大大地節(jié)省了控制器的資源，降低了測試裝置的成本，簡化了測試裝置的結(jié)構(gòu)。

實施例二

請參照圖2和圖3，其中，圖2和圖3均為本發(fā)明提供的另一種IC測試裝置的結(jié)構(gòu)示意圖；在實施例一提供的IC測試裝置的基礎(chǔ)上：

作為優(yōu)選地，該測試裝置還包括：

一端與控制器1連接、另一端分別與模擬開關(guān)組4的控制端以及N個繼電器3的控制端連接的移位鎖存器7，移位鎖存器7用于接收控制器1串行移入的控制模擬開關(guān)組4的控制端以及N個繼電器3的控制信號，并在對待測試芯片測試時將控制信號相應(yīng)地并行輸出至模擬開關(guān)組4以及繼電器3。

可以理解的是，為了進一步節(jié)省控制器1的IO資源，本申請?zhí)峁┑腎C測試裝置還包括移位鎖存器7，控制器1將控制模擬開關(guān)組4和繼電器3的控制信號串行的移入移位鎖存器7中，然后再一次性鎖存輸出以控制各級模擬開關(guān)和繼電器3，這里的移位鎖存器7是帶有緩存功能的。模擬開關(guān)組4和繼電器3所需的控制信號比較多時，可將多個移位鎖存器7串聯(lián)以增加控制信號的數(shù)目，而無需增加控制器1的IO資源。

作為優(yōu)選地，模擬開關(guān)組4為第一級多輸入模擬開關(guān)41與第二級多輸入模擬開關(guān)42的級聯(lián)，其中，第一級多輸入模擬開關(guān)41的個數(shù)為1個，第二級多輸入模擬開關(guān)42的個數(shù)為M個，M不小于2且不大于第一級多輸入模擬開關(guān)41的輸入端數(shù)。

具體地，請參照圖2，需要說明的是，圖2中，k₁、k₂、k₃……k_i可以相等也可以不相等，根據(jù)實際情況來定，本發(fā)明在此不作特別的限定。

作為優(yōu)選地，模擬開關(guān)組4為第一級多輸入模擬開關(guān)41、第二級多輸入模擬開關(guān)42以及第三級多輸入模擬開關(guān)43的級聯(lián)，其中，第一級多輸入模擬開關(guān)41的個數(shù)為1個，第二級多輸入模擬開關(guān)42的個數(shù)為M個，M不小于2且不大于第一級多輸入模擬開關(guān)41的輸入端數(shù)，第三級多輸入模擬開關(guān)43的個數(shù)不大于第二級多輸入模擬開關(guān)42的所有輸入端的個數(shù)。

作為優(yōu)選地，通信線路6為待測試芯片的JIAG接口或者UART接口或者SPI接口或者I2C接口。

作為優(yōu)選地，N個測試模塊2包括模數(shù)轉(zhuǎn)換器21、數(shù)模轉(zhuǎn)換器22、GPIO模塊23、捕獲模塊24以及比較輸出模塊25中的一個或多個的組合，其中：

模數(shù)轉(zhuǎn)換器21，用于對待測試芯片的模擬輸出功能進行測試；

這里的模擬輸出功能包括待測試芯片的DAC輸出、基準電壓REF輸出、集成的LDO和LCD驅(qū)動器波形等信號。

數(shù)模轉(zhuǎn)換器22，用于為待測試芯片提供模擬輸入信號；

這里的模擬輸入信號包括待測試芯片的ADC模塊輸入、計量功能輸入和比較器輸入等。

GPIO模塊23，用于測試待測試芯片的GPIO的輸入輸出功能是否正確；

捕獲模塊24，用于捕獲待測芯片的脈沖信號；

這里的脈沖信號包括待測試芯片的秒脈沖輸出、時鐘信號輸出、UART的TX信號輸出、CF脈沖輸出和Timer的比較輸出等信號。

比較輸出模塊25，用于為待測試芯片提供外部脈沖信號。

比較輸出模塊25具體可以用于為待測試芯片的晶體輸入CTI提供時鐘信號以達到加速待測試芯片的晶體起振，或者為待測試芯片的捕獲功能提供標準脈沖信號，或者為待測試芯片的IO中斷提供脈沖信號，或者為待測試芯片的IO休眠喚醒功能提供脈沖信號等。

另外，模數(shù)轉(zhuǎn)換器21、數(shù)模轉(zhuǎn)換器22、GPIO模塊23、捕獲模塊24和比較輸出模塊25中的一個或多個可能是集成到控制器1中的模塊，即可能是控制器1的外設(shè)模塊，也可能是在控制器1外圍增加的模塊，控制器1用這些模塊完成對待測試芯片的一些功能或性能的測試。

作為優(yōu)選地，控制器1為FPGA。

作為優(yōu)選地，控制器1為單片機。

作為優(yōu)選地，控制器1為ARM。

當然，這里的控制器1還可以為其他類型的控制芯片，本發(fā)明在此不作特別的限定。

當繼電器3的個數(shù)為5個時，5個繼電器3分別用于待測試芯片的各個引腳經(jīng)過模擬開關(guān)組4后連接至對應(yīng)的模數(shù)轉(zhuǎn)換器21、數(shù)模轉(zhuǎn)換器22、GPIO模塊23、捕獲模塊24和比較輸出模塊25，然后控制器1測試待測試芯片的相應(yīng)功能。

具體地，第11多輸入模擬開關(guān)、第111多輸入模擬開關(guān)、第112多輸入模擬開關(guān)、第113多輸入模擬開關(guān)和第11M多輸入模擬開關(guān)用于依次選擇待測試芯片的各個引腳連接到五路繼電器3，對于待測試芯片的引腳數(shù)比較少時則可以采用圖2的方式(多輸入模擬開關(guān)兩級級聯(lián))，對于待測試芯片的引腳數(shù)比較多時則可以采用圖3的方式(多輸入模擬開關(guān)三級級聯(lián))，引腳數(shù)特別多時則可以增加多輸入模擬開關(guān)的串聯(lián)級數(shù)。圖2中使用的是兩級多輸入模擬開關(guān)級聯(lián)的方式，假定第11多輸入模擬開關(guān)、第111多輸入模擬開關(guān)、第112多輸入模擬開關(guān)、第113多輸入模擬開關(guān)、第11M多輸入模擬開關(guān)均采用8輸入模擬開關(guān)時，則最多能夠測量待測試芯片的引腳數(shù)為8*8＝64個(8*8個需要測試對應(yīng)功能的引腳，如GND、NC等不需要測量的引腳則不算在內(nèi))，而假定第11多輸入模擬開關(guān)采用的是4輸入的模擬開關(guān)，第111多輸入模擬開關(guān)、第112多輸入模擬開關(guān)、第113多輸入模擬開關(guān)、第11M多輸入模擬開關(guān)均采用8輸入模擬開關(guān)，則最多能夠測量待測試芯片的引腳數(shù)為4*8＝32個。

對于待測試芯片需要測試的引腳數(shù)比較多時，比如250個時，則可以采用如圖3所示的方式，使用三級多輸入模擬開關(guān)級聯(lián)的方式。假定圖3中第11多輸入模擬開關(guān)采用的是2輸入的模擬開關(guān)，第111多輸入模擬開關(guān)至第11M多輸入模擬開關(guān)采用的是4輸入的多輸入模擬開關(guān)，第1111多輸入模擬開關(guān)至第11MH_M多輸入模擬開關(guān)采用的是8輸入的模擬開關(guān)，則最多能夠測試待測試芯片的引腳數(shù)為2*4*8＝64個；當假定圖3中的所有多輸入模擬開關(guān)采用為8輸入的多輸入模擬開關(guān)時，則可以測試待測試芯片的引腳數(shù)為8*8*8＝512個；當待測試芯片需要測試更多的引腳時則可以增加多輸入模擬開關(guān)的串聯(lián)級數(shù)，并且選擇盡量多的輸入通道的模擬開關(guān)。

下面對圖2的工作過程作介紹：

操作人員(手動測試)或者機械手(自動測試)將待測試芯片放入Socket座5中，以使待測試芯片的所有引腳連接到IC測試裝置上，也即將待測試芯片需要測試相應(yīng)功能的引腳連接到第111多輸入模擬開關(guān)、第112多輸入模擬開關(guān)、第113多輸入模擬開關(guān)至第11M多輸入模擬開關(guān)上。目前大多數(shù)待測試芯片為了封裝出的IO引腳數(shù)量盡量少，其封裝后的大部分的IO引腳都擁有多種功能，即待測試芯片的IO功能復(fù)用，比如PIN1111引腳上的功能可以同時包括GPIO功能、ADC信號輸入、UART的TX信號輸出、LCD驅(qū)動等功能，IC測試裝置需要對待測試芯片的各個引腳上的所有功能全部測試一遍，當測試出待測試芯片的全部功能正常后才能出售該待測試芯片，控制器1通過通信線路6給待測試芯片下載程序(例如待測試芯片為可編程芯片)。

先以測試待測試芯片的GPIO功能為例說明其工作過程：

控制器1將GPIO模塊23配置為輸入模式(5個繼電器3此時是全部關(guān)斷的)，并通過通信線路6將待測試芯片的PIN1111引腳配置為輸出高電平，然后通過移位鎖存器7控制第111多輸入模擬開關(guān)、第11多輸入模擬開關(guān)和繼電器3使待測試芯片的PIN1111引腳與GPIO模塊23連接，控制器1通過GPIO模塊23讀取PIN1111引腳的輸出電平并判斷是否正常輸出高電平，判斷為正常輸出高電平后控制器1通過通信線路6控制待測試芯片的PIN1111引腳輸出低電平，控制器1通過GPIO模塊23讀取待測試芯片的PIN1111引腳是否正常輸出低電平，然后控制器1通過通信線路6控制待測試芯片的PIN1111引腳為輸入模式，控制器1控制GPIO模塊23輸出高電平，控制器1通過通信線路6讀取待測試芯片的PIN1111引腳的輸入電平是否為高電平，然后控制器1控制GPIO模塊23輸出低電平，控制器1通過通信線路6讀取待測試芯片的PIN1111引腳的輸入電平是否為低電平，這樣完成待測試芯片的PIN1111引腳的GPIO功能的測試。

待測試芯片的其它GPIO功能引腳使用類似測試即可，當待測試芯片的所有GPIO功能引腳測試完畢后，控制器1控制移位鎖存器7使繼電器3關(guān)斷(此后5個繼電器3都處于關(guān)斷狀態(tài))，這樣IC測試裝置完成了待測試芯片的GPIO功能測試。

對于待測試芯片的模擬輸出功能的測試過程如下：

控制器1通過通信線路6配置待測試芯片的模擬輸出功能的第一個引腳(如果需要，比如該引腳為DAC的輸出引腳，并輸出標準值)，控制器1通過移位鎖存器7控制模擬開關(guān)組4和繼電器3使待測試芯片的模擬輸出功能的第一個引腳與模數(shù)轉(zhuǎn)換器21連接，控制器1通過模數(shù)轉(zhuǎn)換器21測試待測試芯片的模擬輸出功能的第一個引腳的模擬輸出信號；然后進行待測試芯片的模擬輸出功能的第二個引腳的測試，直到將待測試芯片的模擬輸出功能的全部引腳測試完畢為止，然后控制器1通過移位鎖存器7控制繼電器3關(guān)斷(此后5個繼電器3都處于關(guān)斷狀態(tài))。假定待測試芯片的PIN1112、PIN1122和PIN1132引腳是待測試芯片模擬輸出功能的全部引腳，則控制器1通過移位鎖存器7來控制第111多輸入模擬開關(guān)、第11多輸入模擬開關(guān)和繼電器3使待測試芯片的PIN1112引腳與模數(shù)轉(zhuǎn)換器21連接，控制器1通過模數(shù)轉(zhuǎn)換器21測量待測試芯片的PIN1112引腳的模擬輸出信號，控制器1對測量的數(shù)據(jù)進行處理，判斷該模擬輸出功能是否正常，然后控制器1通過移位鎖存器7來控制第112多輸入模擬開關(guān)、第11多輸入模擬開關(guān)使待測試芯片的PIN1122引腳與模數(shù)轉(zhuǎn)換器21連接，控制器1通過模數(shù)轉(zhuǎn)換器21測試待測試芯片的PIN1122引腳的模擬輸出功能是否正常，然后控制器1通過移位鎖存器7來控制第113多輸入模擬開關(guān)、第11多輸入模擬開關(guān)使待測試芯片的PIN1132引腳與模數(shù)轉(zhuǎn)換器21連接，控制器1通過模數(shù)轉(zhuǎn)換器21測試待測試芯片的PIN1132引腳的模擬輸出功能是否正常，完成待測試芯片的模擬輸出功能的全部引腳的測試后，控制器1通過移位鎖存器7使繼電器3關(guān)斷(此后5個繼電器3都處于關(guān)斷狀態(tài))，這樣IC測試裝置完成了待測試芯片的模擬輸出功能測試，在這里說明一下，對于有些待測試芯片的模擬輸出功能是可以通過配置待測試芯片內(nèi)部的寄存器來調(diào)節(jié)性能的，對于這種待測試芯片，控制器1通過移位鎖存器7來控制模擬開關(guān)組4和繼電器3使待測試芯片的對應(yīng)模擬輸出功能引腳與模數(shù)轉(zhuǎn)換器21連接，控制器1對模數(shù)轉(zhuǎn)換器21獲得的數(shù)據(jù)進行計算處理，對于需要對待測試芯片的該模擬輸出功能進行調(diào)整的，控制器1通過通信線路6配置待測試芯片的相關(guān)寄存器，以達到對待測試的該模擬輸出功能的校正。

當待測試芯片需要外部供給模擬信號的時候，對于數(shù)模轉(zhuǎn)換器22的工作過程為：控制器1通過通信線路6控制待測試芯片的需要外部供給模擬信號的第一個引腳，配置待測試芯片的相關(guān)寄存器使其為模擬輸入功能(例如該引腳為ADC的輸入引腳)，然后控制器1控制數(shù)模轉(zhuǎn)換器22輸出待測試芯片的需要外部供給模擬信號的第一個引腳所需的模擬信號(比如50Hz,100mV的正弦信號，或者2.2V的直流信號等)，控制器1通過移位鎖存器7來控制模擬開關(guān)組4與繼電器3使待測試芯片的需要外部供給模擬信號的第一個引腳與數(shù)模轉(zhuǎn)換器22連接，控制器1通過通信線路6從待測試芯片中讀取需要外部供給模擬信號的第一個引腳的模擬輸入信號，控制器1進行處理后判斷是否正常；然后控制器1開始測試待測試芯片的需要外部供給模擬信號的第二個引腳，直到將待測試芯片的需要外部供給模擬信號的所有引腳測試完成，控制器1通過移位鎖存器7使繼電器3關(guān)斷(此后5個繼電器3均處于關(guān)斷狀態(tài))。這里的待測試芯片的模擬輸入功能是一個一個測試的，需要說明的是，對于有些待測試芯片的模擬輸入功能是可以通過配置待測試芯片中的相關(guān)寄存器來調(diào)整其模擬輸入性能的，對于這種待測試芯片，在控制器1控制數(shù)模轉(zhuǎn)換器22輸出模擬信號后，控制器1通過通信線路6讀取待測試芯片的模擬輸入功能的數(shù)據(jù)，控制器1對讀取的數(shù)據(jù)做計算處理后，判斷待測試芯片的該模擬輸入功能是否需要調(diào)整，當需要調(diào)整時，控制器1通過通信線路6對待測試芯片的相關(guān)寄存器進行配置操作，以達到校正待測試芯片的該模擬輸入性能的目的。

如果待測試芯片需要測試其輸出脈沖信號的功能，比如需要測試待測試芯片的CF脈沖輸出、時鐘信號輸出、秒脈沖輸出、UART的TX功能或者比較輸出波形等時，下面將對捕獲模塊24作進一步說明：首先控制器1配置捕獲模塊24為捕獲功能，然后控制器1通過通信線路6配置待測試芯片的脈沖輸出功能的第一個引腳為脈沖輸出并輸出已知脈沖信號(比如秒脈沖輸出或者CF脈沖輸出等)，控制器1通過移位鎖存器7來控制模擬開關(guān)組4和繼電器3使待測試芯片的脈沖輸出功能的第一個引腳與捕獲模塊24連接，控制器1通過捕獲模塊24獲得待測試芯片的脈沖輸出功能的第一個引腳的脈沖信號數(shù)據(jù)，并判斷該輸出脈沖信號是否正常，然后控制器1通過通信線路6配置待測試芯片的脈沖輸出功能的第二個引腳，并且控制器1通過移位鎖存器7來控制模擬開關(guān)組4，以使待測試芯片的脈沖輸出功能的第二個引腳與捕獲模塊24連接，控制器1通過捕獲模塊24開始下一次的捕獲測試，直至將待測試芯片的脈沖輸出功能的所有引腳測試完畢，控制器1通過移位鎖存器7來控制繼電器3關(guān)斷(此后5個繼電器3全部處于關(guān)斷狀態(tài))，這樣就完成了待測試芯片的脈沖輸出功能的所有引腳的輸出脈沖信號測試。

對于待測試芯片需要外部提供脈沖信號的，比如待測試芯片的捕獲模塊的測試，晶體加速CTI，IO休眠喚醒、IO中斷等，下面來說明比較輸出模塊25的工作過程：控制器1通過通信線路6配置待測試芯片的需要外部提供脈沖信號的第一個引腳的相關(guān)寄存器，使待測試芯片的該引腳為對應(yīng)的功能(需要外部提供脈沖信號的功能)，控制器1控制比較輸出模塊25輸出相應(yīng)的脈沖信號，控制器1再通過移位鎖存器7來控制模擬開關(guān)組4和繼電器3，使待測試芯片的需要外部提供脈沖信號的第一個引腳與比較輸出模塊25連接，控制器1通過通信線路6來讀取待測試芯片的所需外部提供脈沖信號的第一個引腳的脈沖信號數(shù)據(jù)，并判斷是否正常，這樣完成待測試芯片的需要外部提供脈沖信號的第一個引腳的功能測試，然后控制器1開始對待測試芯片的需要外部提供脈沖信號的下一個引腳進行類似的測試，直至將待測試芯片的所有需要外部提供脈沖信號的引腳測試完畢，然后控制器1通過移位鎖存器7來控制繼電器3關(guān)斷(此后5個繼電器3均為關(guān)斷狀態(tài))，這樣完成了待測試芯片的所有所需外部提供脈沖信號的全部引腳的測試。對于待測試芯片的SRAM、Flash等的測試直接通過通信線路6完成，而對于如SPI、I2C、UART和SNR等功能的測試則直接將待測試芯片的相應(yīng)引腳與控制器1的相應(yīng)引腳相連即可，這樣IC測試裝置對待測試芯片的全部測試即可完成，對于控制器1的IO資源要求大大減小。

對于圖3的工作原理，請參照圖2的工作原理，本發(fā)明在此不再贅述。

需要說明的是，對于圖3中的V₁₁到V_MXM的任意兩兩組合可以相等也可以不相等，本發(fā)明在此不作特別的限定。

與上述裝置實施例相對應(yīng)的，請參照圖4，圖4為本發(fā)明提供的一種IC測試方法的過程的流程圖，應(yīng)用于如上述的IC測試裝置，該方法包括：

步驟S101：確定待測試芯片的第一個待測試功能；

步驟S102：確定與待測試功能對應(yīng)的第一個引腳；

步驟S103：對引腳進行功能測試，測試完成后進入步驟S104；

步驟S104：判斷與待測試功能對應(yīng)的引腳是否全部測試完，如果是，進入步驟S106，否則，進入步驟S105；

步驟S105：確定與待測試功能對應(yīng)的下一個引腳，并返回步驟S103；

步驟S106：判斷對待測試芯片的所有功能是否均測試完畢，如果是，進入步驟S108，否則，進入步驟S107；

步驟S107：確定待測試芯片的下一個待測試功能，并返回步驟S102；

步驟S108：結(jié)束測試。

可見，本申請?zhí)峁┑臏y試方法，當一個測試功能對應(yīng)多個引腳時，本申請采用分時復(fù)用的方式來對引腳進行一個一個的測試，節(jié)省了控制器的資源，降低了測試裝置的成本。

本說明書中各個實施例采用遞進的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似部分互相參見即可。對于實施例公開的方法而言，由于其與實施例公開的裝置相對應(yīng)，所以描述的比較簡單，相關(guān)之處參見方法部分說明即可。還需要說明的是，在本說明書中，諸如第一和第二等之類的關(guān)系術(shù)語僅僅用來將一個實體或者操作與另一個實體或操作區(qū)分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關(guān)系或者順序。而且，術(shù)語“包括”、“包含”或者任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設(shè)備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設(shè)備所固有的要素。在沒有更多限制的情況下，由語句“包括一個……”限定的要素，并不排除在包括所述要素的過程、方法、物品或者設(shè)備中還存在另外的相同要素。

對所公開的實施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對這些實施例的多種修改對本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其他實施例中實現(xiàn)。因此，本發(fā)明將不會被限制于本文所示的這些實施例，而是要符合與本文所公開的原理和新穎特點相一致的最寬的范圍。