1.一種IC測(cè)試裝置，其特征在于，包括：
控制器；
與待測(cè)試芯片連接、用于將所述待測(cè)試芯片與所述測(cè)試裝置連接起來(lái)的Socket座；
N個(gè)用于依據(jù)所述控制器的控制來(lái)對(duì)所述待測(cè)試芯片進(jìn)行相應(yīng)測(cè)試的測(cè)試模塊，每個(gè)所述測(cè)試模塊的第一端與所述控制器連接，第二端與一一對(duì)應(yīng)的繼電器的第一端連接，N為整數(shù)；
N個(gè)與所述測(cè)試模塊一一對(duì)應(yīng)的繼電器，每個(gè)所述繼電器的控制端與所述控制器連接，第二端與模擬開關(guān)組的第一端連接；
第二端與所述Socket座連接、控制端與所述控制器連接的所述模擬開關(guān)組，所述模擬開關(guān)組為L(zhǎng)級(jí)多輸入模擬開關(guān)的級(jí)聯(lián)，L為不小于2的整數(shù)，所述模擬開關(guān)組用于依據(jù)所述控制器的控制來(lái)選擇所述待測(cè)試芯片的相應(yīng)引腳與相應(yīng)測(cè)試模塊連接；
第一端與所述控制器連接、另一端與所述Socket座連接、用于在所述控制器與所述Socket座之間建立通信的通信線路。
2.如權(quán)利要求1所述的IC測(cè)試裝置，其特征在于，該測(cè)試裝置還包括：
一端與所述控制器連接、另一端分別與所述模擬開關(guān)組的控制端以及N個(gè)所述繼電器的控制端連接的移位鎖存器，所述移位鎖存器用于接收所述控制器串行移入的控制所述模擬開關(guān)組的控制端以及N個(gè)所述繼電器的控制信號(hào)，并在對(duì)所述待測(cè)試芯片測(cè)試時(shí)將所述控制信號(hào)相應(yīng)地并行輸出至所述模擬開關(guān)組以及繼電器。
3.如權(quán)利要求2所述的IC測(cè)試裝置，其特征在于，所述模擬開關(guān)組為第一級(jí)多輸入模擬開關(guān)與第二級(jí)多輸入模擬開關(guān)的級(jí)聯(lián)，其中，所述第一級(jí)多輸入模擬開關(guān)的個(gè)數(shù)為1個(gè)，所述第二級(jí)多輸入模擬開關(guān)的個(gè)數(shù)為M個(gè)，M不小于2且不大于所述第一級(jí)多輸入模擬開關(guān)的輸入端數(shù)。
4.如權(quán)利要求2所述的IC測(cè)試裝置，其特征在于，所述模擬開關(guān)組為第一級(jí)多輸入模擬開關(guān)、第二級(jí)多輸入模擬開關(guān)以及第三級(jí)多輸入模擬開關(guān)的級(jí)聯(lián)，其中，所述第一級(jí)多輸入模擬開關(guān)的個(gè)數(shù)為1個(gè)，所述第二級(jí)多輸入模擬開關(guān)的個(gè)數(shù)為M個(gè)，M不小于2且不大于所述第一級(jí)多輸入模擬開關(guān)的輸入端數(shù)，所述第三級(jí)多輸入模擬開關(guān)的個(gè)數(shù)不大于所述第二級(jí)多輸入模擬開關(guān)的所有輸入端的個(gè)數(shù)。
5.如權(quán)利要求1所述的IC測(cè)試裝置，其特征在于，所述通信線路為所述待測(cè)試芯片的JIAG接口或者UART接口或者SPI接口或者I2C接口。
6.如權(quán)利要求3或4所述的IC測(cè)試裝置，其特征在于，N個(gè)所述測(cè)試模塊包括模數(shù)轉(zhuǎn)換器、數(shù)模轉(zhuǎn)換器、GPIO模塊、捕獲模塊以及比較輸出模塊中的一個(gè)或多個(gè)的組合，其中：
所述模數(shù)轉(zhuǎn)換器，用于對(duì)所述待測(cè)試芯片的模擬輸出功能進(jìn)行測(cè)試；
所述數(shù)模轉(zhuǎn)換器，用于為所述待測(cè)試芯片提供模擬輸入信號(hào)；
所述GPIO模塊，用于測(cè)試所述待測(cè)試芯片的GPIO的輸入輸出功能是否正確；
所述捕獲模塊，用于捕獲所述待測(cè)芯片的脈沖信號(hào)；
所述比較輸出模塊，用于為所述待測(cè)試芯片提供外部脈沖信號(hào)。
7.如權(quán)利要求1所述的IC測(cè)試裝置，其特征在于，所述控制器為FPGA。
8.如權(quán)利要求1所述的IC測(cè)試裝置，其特征在于，所述控制器為單片機(jī)。
9.如權(quán)利要求1所述的IC測(cè)試裝置，其特征在于，所述控制器為ARM。
10.一種IC測(cè)試方法，其特征在于，應(yīng)用于如權(quán)利要求1-9任一項(xiàng)所述的IC測(cè)試裝置，該方法包括：
步驟S101：確定待測(cè)試芯片的第一個(gè)待測(cè)試功能；
步驟S102：確定與所述待測(cè)試功能對(duì)應(yīng)的第一個(gè)引腳；
步驟S103：對(duì)所述引腳進(jìn)行功能測(cè)試，測(cè)試完成后進(jìn)入步驟S104；
步驟S104：判斷與所述待測(cè)試功能對(duì)應(yīng)的引腳是否全部測(cè)試完，如果是，進(jìn)入步驟S106，否則，進(jìn)入步驟S105；
步驟S105：確定與所述待測(cè)試功能對(duì)應(yīng)的下一個(gè)引腳，并返回步驟S103；
步驟S106：判斷對(duì)所述待測(cè)試芯片的所有功能是否均測(cè)試完畢，如果是，進(jìn)入步驟S108，否則，進(jìn)入步驟S107；
步驟S107：確定所述待測(cè)試芯片的下一個(gè)待測(cè)試功能，并返回步驟S102；
步驟S108：結(jié)束測(cè)試。