技術(shù)總結(jié)
本發(fā)明提供一種藍(lán)牙集成電路晶圓級(jí)測(cè)試系統(tǒng)和測(cè)試方法。本發(fā)明的測(cè)試系統(tǒng)包括：自動(dòng)測(cè)試模塊、無(wú)線電測(cè)試模塊和射頻探針卡。本發(fā)明的測(cè)試系統(tǒng)可以利用經(jīng)濟(jì)型ATE作為所述自動(dòng)測(cè)試模塊，利用外掛通用無(wú)線電測(cè)試儀作為所述無(wú)線電測(cè)試模塊進(jìn)行信號(hào)發(fā)射和測(cè)量，適用于晶圓級(jí)的藍(lán)牙集成電路測(cè)試，進(jìn)一步還可推廣到完成封裝后的藍(lán)牙集成電路測(cè)試以及其他類型的射頻集成電路晶圓級(jí)和封裝后的量產(chǎn)測(cè)試。本發(fā)明提出的測(cè)試方法以功能測(cè)試為主，克服晶圓測(cè)試探針卡阻抗匹配比較差的缺陷實(shí)現(xiàn)了晶圓級(jí)別的射頻測(cè)試，結(jié)合并行技術(shù)，同時(shí)利用經(jīng)濟(jì)型ATE完成整個(gè)量產(chǎn)測(cè)試，降低芯片測(cè)試成本。

技術(shù)研發(fā)人員：廖毅;張涌
受保護(hù)的技術(shù)使用者：芯原微電子（上海）有限公司;芯原微電子（成都）有限公司;芯原微電子（北京）有限公司;芯原股份有限公司
文檔號(hào)碼：201710016097
技術(shù)研發(fā)日：2017.01.10
技術(shù)公布日：2017.06.13