SiN?？梢詫?duì)2D NAND、3D NAND等進(jìn)行該處理。
[0191]在步驟2102中，對(duì)組中的非易失性存儲(chǔ)元件的集合進(jìn)行編程。在一種實(shí)施方式中，所述集合是與一條或更多條字線相關(guān)聯(lián)的存儲(chǔ)器單元。
[0192]在步驟2104中，確定完成編程需要多少編程循環(huán)。對(duì)于一些設(shè)備，一次一條字線來(lái)進(jìn)行編程。從而，對(duì)于被編程的每條字線(或其他單位)可以存在有最終循環(huán)計(jì)數(shù)。作為一個(gè)示例，可以對(duì)針對(duì)不同編程單位的計(jì)數(shù)求均值。在該步驟中可以使用其他統(tǒng)計(jì)計(jì)數(shù)來(lái)得出單個(gè)循環(huán)計(jì)數(shù)值。顯然，該編程循環(huán)計(jì)數(shù)不需要為整數(shù)。編程電壓可以在編程處理中增大。監(jiān)測(cè)編程循環(huán)的替選方案是確定使用什么最終編程電壓。
[0193]在步驟2106中，基于完成編程需要多少編程循環(huán)來(lái)創(chuàng)建用于擦除該組非易失性存儲(chǔ)元件的擦除深度。在一種實(shí)施方式中，當(dāng)存在越少編程循環(huán)時(shí)使得擦除深度越淺。相反，越大量的編程循環(huán)指示越深的擦除。
[0194]還可以基于最終編程電壓來(lái)創(chuàng)建擦除深度。如圖6中所示，編程脈沖的幅度(Vpgm)可以隨每次編程循環(huán)(或至少一些編程循環(huán))而增大。
[0195]如已論述的那樣，可以通過(guò)選擇擦除驗(yàn)證電平來(lái)實(shí)現(xiàn)擦除深度。如已論述的那樣，可以通過(guò)選擇擦除驗(yàn)證過(guò)后的擦除脈沖的數(shù)量來(lái)實(shí)現(xiàn)擦除深度。
[0196]在步驟2108中，將該組存儲(chǔ)器單元擦除至擦除深度。注意，在步驟2102中的編程與步驟2108中的擦除之間可能存在大的時(shí)間間隙。從而，在步驟2104中獲知的信息以及/或者在步驟2106中確定的擦除深度可以被存儲(chǔ)。類似于圖15A和圖15B中的處理，可以將這樣的信息存儲(chǔ)在控制器或被編程的字線中。
[0197]示例3D存儲(chǔ)器設(shè)備
[0198]圖22描繪了3D非易失性存儲(chǔ)器設(shè)備的塊的橫截面圖?？梢栽谶@樣的設(shè)備中使用本文中公開(kāi)的動(dòng)態(tài)擦除深度技術(shù)。圖22具有12個(gè)NAND串(NSA0至NSAl I)。堆疊2277包括交替的絕緣層(例如，介電層)和導(dǎo)電層(導(dǎo)電層可以是由一個(gè)或更多個(gè)導(dǎo)體形成的導(dǎo)電層)。在一種實(shí)施方式中，絕緣層是氧化物。然而，可以使用不同絕緣物。絕緣層包括DO至D8并且例如可以由S12制成。導(dǎo)電層包括:作為背柵層的BG ;形成字線層的WLO至WL6，例如在該層中至存儲(chǔ)器單元的控制柵極的導(dǎo)電路徑；以及形成選擇柵極層的SG，例如至NAND串的選擇柵極的控制柵極的導(dǎo)電路徑。本文中還可以將這些不同的層稱為層LO至L16。在該示例中，絕緣層DO至D8對(duì)應(yīng)于偶數(shù)層LO至L16。在該示例中，導(dǎo)電層對(duì)應(yīng)于奇數(shù)層LI至L15。
[0199]在多層堆疊中描繪存儲(chǔ)器單元列CO至C23。堆疊2277包括襯底2190、襯底上的絕緣膜2109以及在絕緣膜上的作為導(dǎo)電層的背柵層BG。在背柵的在U形NAND串的各對(duì)存儲(chǔ)器單元列下面的部分中設(shè)置有溝槽。在溝槽中還設(shè)置有被設(shè)置在這些列中以形成存儲(chǔ)器單元的材料層，并且用半導(dǎo)體材料填充溝槽中的剩余空間以提供連接這些列的連接部分2263。每個(gè)連接部分2263從而連接每個(gè)U形NAND串的兩個(gè)列。連接部分2263可以包括管狀連接和背柵。管狀連接可以由無(wú)摻雜多晶硅以及其他材料制成。背柵可以圍繞管狀連接以控制管狀連接的導(dǎo)電。背柵還可以確保管狀連接的連通性。例如，NSAO包括列CO和Cl以及連接部分2263。NSAO具有漏極端2278和源極端2302。NSAl包括列C2和C3以及連接部分2263。NSAl具有漏極端2306和源極端2304。NSA2包括列C4和C5以及連接部分2263。NSA3包括列C6和C7以及連接部分2263。NSA4包括列C8和C9以及連接部分2263。NSA5包括列ClO和Cll以及連接部分2263。NSA6包括列C12和C13以及連接部分2263。NSA7包括列C14和C15以及連接部分2263。NSA8包括列C16和C17以及連接部分2263。NSA9包括列C18和C19以及連接部分2263。NSAlO包括列C20和C21以及連接部分2263。NSAll包括列C22和C23以及連接部分2263。
[0200]源極線SLAO分別連接至兩個(gè)相鄰存儲(chǔ)器串NSAO和NSAl的源極端2302和2304。源極線SLAO還連接至沿X方向在NSAO和NSAl后方的存儲(chǔ)器串的其他集合。堆疊2277中的附加U形NAND串在橫截面中描繪的U形NAND串后方例如沿x軸延伸。U形NAND串NSAO至NSAll分別位于不同子塊中，但是在NAND串的公共集合(SetAO)中。
[0201]作為示例還描繪了縫隙部分2208。在橫截面中，看到了多個(gè)縫隙部分。一些縫隙部分位于U形NAND串的漏極側(cè)列與源極側(cè)列之間。這些縫隙用以將NAND串的源極側(cè)和漏極側(cè)上的字線隔開(kāi)。其他縫隙部分位于兩個(gè)相鄰NAND串的源極側(cè)之間。其他縫隙部分位于兩個(gè)相鄰NAND串的漏極側(cè)之間。不需要兩個(gè)相鄰NAND串之間的縫隙。還描繪了源極線SLAO至SL5的部分。還描繪了位線BLAO的部分。短虛線描繪存儲(chǔ)器單元和選擇柵極。存儲(chǔ)器單元可以包括電荷捕獲層。
[0202]本文中公開(kāi)的一種實(shí)施方式包括一種用于操作非易失性存儲(chǔ)器的方法，所述方法包括以下內(nèi)容。對(duì)一組非易失性存儲(chǔ)元件進(jìn)行擦除。在對(duì)該組進(jìn)行擦除以后對(duì)該組中的非易失性存儲(chǔ)元件的集合進(jìn)行編程。在編程之后確定集合中的非易失性存儲(chǔ)元件的擦除分布的上尾。基于該上尾來(lái)確定用于擦除該組非易失性存儲(chǔ)元件的擦除深度?；谒鶆?chuàng)建的擦除深度來(lái)擦除該組非易失性存儲(chǔ)元件。
[0203]本文中公開(kāi)的一種實(shí)施方式包括一種非易失性存儲(chǔ)設(shè)備，該非易失性存儲(chǔ)設(shè)備包括:一組非易失性存儲(chǔ)元件，以及與該組非易失性存儲(chǔ)元件通信的一個(gè)或更多個(gè)管理電路。所述一個(gè)或更多個(gè)管理電路對(duì)該組非易失性存儲(chǔ)元件進(jìn)行擦除。所述一個(gè)或更多個(gè)管理電路在對(duì)該組進(jìn)行擦除之后對(duì)該組中的非易失性存儲(chǔ)元件的集合進(jìn)行編程。所述一個(gè)或更多個(gè)管理電路在進(jìn)行編程之后確定該集合中的非易失性存儲(chǔ)元件的擦除分布的上尾。所述一個(gè)或更多個(gè)管理電路基于該上尾來(lái)創(chuàng)建用于擦除該組非易失性存儲(chǔ)元件的擦除深度。所述一個(gè)或更多個(gè)管理電路使用所創(chuàng)建的擦除深度來(lái)對(duì)該組進(jìn)行擦除。
[0204]本文中公開(kāi)的一種實(shí)施方式包括一種非易失性存儲(chǔ)設(shè)備，該非易失性存儲(chǔ)設(shè)備包括:被布置為NAND串的一組非易失性存儲(chǔ)元件、與該組非易失性存儲(chǔ)元件相關(guān)聯(lián)的多條字線、以及與該組非易失性存儲(chǔ)元件通信的一個(gè)或更多個(gè)管理電路。所述一個(gè)或更多個(gè)管理電路對(duì)該組非易失性存儲(chǔ)元件進(jìn)行擦除。所述一個(gè)或更多個(gè)管理電路在對(duì)該組進(jìn)行擦除之后對(duì)該組中的與所述多條字線中的第一字線相關(guān)聯(lián)的非易失性存儲(chǔ)元件進(jìn)行編程。所述一個(gè)或更多個(gè)管理電路在進(jìn)行編程之后確定該組非易失性存儲(chǔ)元件中的與第一字線相關(guān)聯(lián)的非易失性存儲(chǔ)元件的擦除狀態(tài)為A狀態(tài)失敗。所述一個(gè)或更多個(gè)管理電路基于擦除狀態(tài)為A狀態(tài)失敗來(lái)創(chuàng)建用于擦除該組非易失性存儲(chǔ)元件的擦除驗(yàn)證電平。所述一個(gè)或更多個(gè)管理電路基于所創(chuàng)建的擦除驗(yàn)證電平來(lái)對(duì)該組進(jìn)行擦除。
[0205]本文中公開(kāi)的一種實(shí)施方式包括一種用于操作非易失性存儲(chǔ)器的方法，該非易失性存儲(chǔ)器包括一組非易失性存儲(chǔ)元件，所述方法包括:對(duì)該組中的非易失性存儲(chǔ)元件的集合進(jìn)行編程；確定完成編程需要多少編程循環(huán)；以及基于完成編程需要多少編程循環(huán)或者最終編程電壓的幅值來(lái)創(chuàng)建用于擦除該組非易失性存儲(chǔ)元件的擦除深度。
[0206]本文中公開(kāi)的一種實(shí)施方式包括一種3D非易失性存儲(chǔ)設(shè)備，該3D非易失性存儲(chǔ)設(shè)備包括:多個(gè)字線層、在堆疊中與字線層交替的多個(gè)絕緣層以及多個(gè)非易失性存儲(chǔ)元件串。每個(gè)非易失性存儲(chǔ)元件串包括多個(gè)非易失性存儲(chǔ)元件。每個(gè)非易失性存儲(chǔ)元件與多條字線中之一相關(guān)聯(lián)。該設(shè)備還具有與該組非易失性存儲(chǔ)元件通信的一個(gè)或更多個(gè)管理電路。所述一個(gè)或更多個(gè)管理電路對(duì)該組非易失性存儲(chǔ)元件進(jìn)行擦除，所述一個(gè)或更多個(gè)管理電路在對(duì)該組進(jìn)行擦除之后對(duì)該組中的非易失性存儲(chǔ)元件的集合進(jìn)行編程。所述一個(gè)或更多個(gè)管理電路在進(jìn)行編程之后確定該集合中的非易失性存儲(chǔ)元件的擦除分布的上尾。所述一個(gè)或更多個(gè)管理電路基于該上尾來(lái)創(chuàng)建用于擦除該組非易失性存儲(chǔ)元件的擦除深度。所述一個(gè)或更多個(gè)管理電路使用所創(chuàng)建的擦除深度來(lái)對(duì)該組進(jìn)行擦除。
[0207]用于動(dòng)態(tài)地調(diào)節(jié)擦除深度的技術(shù)可以應(yīng)用于各種類型的存儲(chǔ)器單元，例如具有浮柵和電荷存儲(chǔ)區(qū)(例如，0N0)的存儲(chǔ)器單元。此外，用于動(dòng)態(tài)地調(diào)節(jié)擦除深度的技術(shù)可以應(yīng)用于2D架構(gòu)和3D架構(gòu)，例如3D NAND。3D NAND可以具有豎直NAND串。上文論述的示例并非意在將本發(fā)明限制為所公開(kāi)的確切形式。
[0208]還可以提供具有用于進(jìn)行本文中提供的方法的可執(zhí)行代碼的對(duì)應(yīng)方法、系統(tǒng)以及計(jì)算機(jī)可讀存儲(chǔ)設(shè)備或處理器可讀存儲(chǔ)設(shè)備。
[0209]已經(jīng)出于說(shuō)明和描述的目的呈現(xiàn)了對(duì)本發(fā)明的以上詳細(xì)描述。并非意在窮舉或?qū)⒈景l(fā)明限制為所公開(kāi)的確切形式。根據(jù)以上教示可以進(jìn)行很多修改和變型。選擇所描述的實(shí)施方式以最佳地解釋本發(fā)明的原理及其實(shí)際應(yīng)用，從而使得本領(lǐng)域普通技術(shù)人員能夠適合所構(gòu)思的特定應(yīng)用而在各種實(shí)施方式中與各種修改一起最佳地利用本發(fā)明。意在由所附權(quán)利要求來(lái)限定本發(fā)明的范圍。
【主權(quán)項(xiàng)】
1.一種用于操作非易失性存儲(chǔ)器的方法，所述方法包括: 對(duì)一組非易失性存儲(chǔ)元件進(jìn)行擦除(1302); 在對(duì)所述組進(jìn)行擦除之后對(duì)所述組中的非易失性存儲(chǔ)元件的集合進(jìn)行編程(1304); 在所述編程之后確定所述集合中的非易失性存儲(chǔ)元件的擦除分布的上尾(1306); 基于所述上尾來(lái)創(chuàng)建用于擦除所述一組非易失性存儲(chǔ)元件的擦除深度(1308);以及 基于所創(chuàng)建的擦除深度來(lái)擦除所述一組非易失性存儲(chǔ)元件(1310)。2.根據(jù)權(quán)利要求1所述的方法，其中，基于所述上尾來(lái)創(chuàng)建用于擦除所述一組非易失性存儲(chǔ)元件的擦除深度包括: 在所述上尾越高時(shí)創(chuàng)建越淺的擦除深度，以及在所述上尾越低時(shí)創(chuàng)建越深的擦除深度。3.根據(jù)權(quán)利要求1或2所述的方法，其中，在所述編程之后確定所述集合中的非易失性存儲(chǔ)元件的擦除分布的上尾包括: 在所述編程之后確定所述集合中的非易失性存儲(chǔ)元件的擦除狀態(tài)為A狀態(tài)失敗(1424)ο4.根據(jù)權(quán)利要求3所述的方法，其中，基于所述上尾來(lái)創(chuàng)建用于擦除所述一組非易失性存儲(chǔ)元件的擦除深度包括: 在所述擦除狀態(tài)為A狀態(tài)失敗的量越大時(shí)創(chuàng)建越淺的擦除深度，以及在所述擦除狀態(tài)為A狀態(tài)失敗的量越小時(shí)創(chuàng)建越深的擦除深度。5.根據(jù)權(quán)利要求1至4中任一項(xiàng)所述的方法，其中，在所述編程之后確定所述集合中的非易失性存儲(chǔ)元件的擦除分布的上尾包括: 在所述編程之后向所述集合中的意欲處于擦除狀態(tài)的非易失性存儲(chǔ)元件的柵極施加一個(gè)或更多個(gè)參考電壓，所述一個(gè)或更多個(gè)參考電壓接近A狀態(tài)讀取參考電平(1422); 在所述編程之后感測(cè)所述集合中的意欲處于擦除狀態(tài)的非易失性存儲(chǔ)元件是否響應(yīng)于各自的參考電壓而傳導(dǎo)電流(1422);以及 選擇最高參考電壓，針對(duì)所述最高參考電壓的所述集合中的意欲處于擦除狀態(tài)的、傳導(dǎo)電流的非易失性存儲(chǔ)元件的數(shù)量低于閾值數(shù)量(1430)。6.根據(jù)權(quán)利要求1至5中任一項(xiàng)所述的方法，其中，基于所創(chuàng)建的擦除深度來(lái)擦除所述一組非易失性存儲(chǔ)元件包括: 使用基于所述擦除深度的擦除驗(yàn)證電平來(lái)擦除所述一組非易失性存儲(chǔ)元件。7.根據(jù)權(quán)利要求1至6中任一項(xiàng)所述的方法，其中，基于所創(chuàng)建的擦除深度來(lái)擦除所述一組非易失性存儲(chǔ)元件包括: 使用取決于所述擦除深度的在擦除驗(yàn)證通過(guò)之后的多個(gè)擦除脈沖來(lái)擦除所述一組非易失性存儲(chǔ)元件。8.根據(jù)權(quán)利要求1至7中任一項(xiàng)所述的方法，其中，對(duì)所述組中的非易失性存儲(chǔ)元件的集合進(jìn)行編程包括對(duì)與塊中的第一字線相關(guān)聯(lián)的非易失性存儲(chǔ)元件進(jìn)行編程，并且所述方法還包括: 在對(duì)所述第一字線進(jìn)行編程之后對(duì)所述塊中的第二字線進(jìn)行編程(1508); 存儲(chǔ)基于確定針對(duì)所述第一字線的所述擦除分布的上尾的信息，在對(duì)所述第二字線進(jìn)行編程時(shí)，所述信息存儲(chǔ)在與所述第二字線相關(guān)聯(lián)的一個(gè)或更多個(gè)非易失性存儲(chǔ)元件中(1510);以及 從與所述第二字線相關(guān)聯(lián)的一個(gè)或更多個(gè)非易失性存儲(chǔ)元件訪問(wèn)所存儲(chǔ)的信息，以創(chuàng)建用于擦除所述一組非易失性存儲(chǔ)元件的擦除深度(1512)。9.根據(jù)權(quán)利要求1至4或6至8中任一項(xiàng)所述的方法，其中，在所述編程之后確定所述集合中的非易失性存儲(chǔ)元件的擦除分布的上尾包括: 以第一參考電平對(duì)所述集合中的非易失性存儲(chǔ)元件進(jìn)行第一讀取操作(1442至1444)； 以第二參考電平對(duì)所述集合中的非易失性存儲(chǔ)元件進(jìn)行第二讀取操作(1452至1454);以及 基于所述第一讀取操作和所述第二讀取操作來(lái)確定所述非易失性存儲(chǔ)元件中的多少非易失性存儲(chǔ)元件具有在所述第一參考電平與所述第二參考電平之間的閾值電壓(1460)。10.根據(jù)權(quán)利要求1至7或9中任一項(xiàng)所述的方法，還包括: 存儲(chǔ)基于確定所述擦除分布的上尾的信息，所述信息存儲(chǔ)在耦接至所述一組非易失性存儲(chǔ)元件的控制器中(1552);以及 訪問(wèn)所存儲(chǔ)的信息，以基于所述上尾來(lái)創(chuàng)建用于擦除所述一組非易失性存儲(chǔ)元件的擦除深度(1554) ο11.一種非易失性存儲(chǔ)設(shè)備，包括: 一組非易失性存儲(chǔ)元件(301至307，311至317，321至327);以及 與所述一組非易失性存儲(chǔ)元件通信的一個(gè)或更多個(gè)管理電路(550，510，530，560，565)，所述一個(gè)或更多個(gè)管理電路對(duì)所述一組非易失性存儲(chǔ)元件進(jìn)行擦除，所述一個(gè)或更多個(gè)管理電路在對(duì)所述組進(jìn)行擦除之后對(duì)所述組中的非易失性存儲(chǔ)元件的集合進(jìn)行編程，所述一個(gè)或更多個(gè)管理電路在所述編程之后確定所述集合中的非易失性存儲(chǔ)元件的擦除分布的上尾，所述一個(gè)或更多個(gè)管理電路基于所述上尾來(lái)創(chuàng)建用于擦除所述一組非易失性存儲(chǔ)元件的擦除深度，所述一個(gè)或更多個(gè)管理電路使用所創(chuàng)建的擦除深度來(lái)對(duì)所述組進(jìn)行擦除。12.根據(jù)權(quán)利要求11所述的非易失性存儲(chǔ)設(shè)備，其中，所述一個(gè)或更多個(gè)管理電路在所述上尾越高時(shí)創(chuàng)建越淺的擦除深度，以及在所述上尾越低時(shí)創(chuàng)建越深的擦除深度。13.根據(jù)權(quán)利要求11或12所述的非易失性存儲(chǔ)設(shè)備，其中，當(dāng)所述一個(gè)或更多個(gè)管理電路在所述編程之后確定所述集合中的非易失性存儲(chǔ)元件的擦除分布的上尾時(shí)，所述一個(gè)或更多個(gè)管理電路在所述編程之后確定所述集合中的非易失性存儲(chǔ)元件的擦除狀態(tài)為A狀態(tài)失敗，其中，所述一個(gè)或更多個(gè)管理電路在擦除狀態(tài)為A狀態(tài)失敗的量越大時(shí)創(chuàng)建越淺的擦除深度，以及在擦除狀態(tài)為A狀態(tài)失敗的量越小時(shí)創(chuàng)建越深的擦除深度。14.根據(jù)權(quán)利要求11或12所述的非易失性存儲(chǔ)設(shè)備，其中，在所述一個(gè)或更多個(gè)管理電路在所述編程之后確定所述集合中的非易失性存儲(chǔ)元件的擦除分布的上尾時(shí)，所述一個(gè)或更多個(gè)管理電路在所述編程之后以接近A狀態(tài)讀取參考電平的對(duì)應(yīng)參考電平對(duì)所述集合中的意欲處于擦除狀態(tài)的非易失性存儲(chǔ)元件進(jìn)行一次或更多次讀取，所述一個(gè)或更多個(gè)管理電路確定最高參考電平，針對(duì)所述最高參考電平的擦除狀態(tài)為A狀態(tài)失敗的數(shù)量低于閾值數(shù)量。15.根據(jù)權(quán)利要求11至14中任一項(xiàng)所述的非易失性存儲(chǔ)設(shè)備，其中，所述一組非易失性存儲(chǔ)元件是3D存儲(chǔ)器陣列的一部分。
【專利摘要】公開(kāi)了通過(guò)動(dòng)態(tài)擦除深度來(lái)提高非易失性存儲(chǔ)器的耐久性。對(duì)一組存儲(chǔ)器單元進(jìn)行擦除。然后，對(duì)經(jīng)擦除的存儲(chǔ)器單元中的至少一些存儲(chǔ)器單元進(jìn)行編程。對(duì)存儲(chǔ)器單元進(jìn)行編程通常影響意欲保持被擦除的那些存儲(chǔ)器單元的擦除閾值分布?？梢曰诰幊滩僮饔绊懖脸撝捣植嫉某潭葋?lái)調(diào)節(jié)下一擦除的擦除深度。作為一個(gè)示例，在編程之后對(duì)擦除分布的上尾進(jìn)行測(cè)量。在一種實(shí)施方式中，該上尾越高，下一擦除越淺。這有助于提高耐久性。在一種實(shí)施方式中，通過(guò)確定適當(dāng)擦除驗(yàn)證電平來(lái)調(diào)節(jié)擦除深度?？梢詫?duì)擦除驗(yàn)證過(guò)后進(jìn)行的擦除脈沖的數(shù)量進(jìn)行調(diào)節(jié)而不是對(duì)擦除驗(yàn)證電平進(jìn)行調(diào)節(jié)(或者可以除對(duì)擦除驗(yàn)證電平進(jìn)行調(diào)節(jié)以外對(duì)擦除驗(yàn)證過(guò)后進(jìn)行的擦除脈沖的數(shù)量進(jìn)行調(diào)節(jié))來(lái)調(diào)節(jié)擦除深度。
【IPC分類】G11C16/34, G11C16/16
【公開(kāi)號(hào)】CN105144300
【申請(qǐng)?zhí)枴緾N201480011916
【發(fā)明人】迪潘舒·杜塔, 賴春洪, 李世鐘, 大和田憲, 東谷政昭
【申請(qǐng)人】桑迪士克技術(shù)有限公司
【公開(kāi)日】2015年12月9日
【申請(qǐng)日】2014年3月3日
【公告號(hào)】US8958249, US9214240, US20140247666, US20140247667, WO2014137928A2, WO2014137928A3