本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種晶體管的形成方法。

背景技術(shù)：
在半導(dǎo)體技術(shù)領(lǐng)域，晶體管作為最基本的半導(dǎo)體器件被廣泛應(yīng)用。在正常工作時，柵電極通電，柵電壓產(chǎn)生電場控制源、漏間溝道區(qū)內(nèi)載流子的產(chǎn)生。當(dāng)柵電壓達(dá)到晶體管的閾值電壓時，使溝道區(qū)源端反型并允許溝道區(qū)中的載流子在源、漏間移動。例如，當(dāng)晶體管為NMOS管時，柵電壓為正電壓，會吸引電子向柵極運(yùn)動，從而形成導(dǎo)通溝道。但是，隨著半導(dǎo)體器件的元件密度和集成度的提高，晶體管的柵極尺寸變得比以往更短，源、漏間的距離拉近，源端反型“消耗”大多數(shù)溝道區(qū)中的載流子，使得柵極中心區(qū)域相比邊緣區(qū)域“分享”到的載流子量減少，柵極對溝道區(qū)在柵長方向上的控制不充分，進(jìn)而影響到溝道區(qū)的導(dǎo)通。柵電壓產(chǎn)生的電場對溝道區(qū)的控制能力下降，還會降低溝道區(qū)中的載流子遷移率，這種情形被稱為短溝道效應(yīng)，影響半導(dǎo)體器件的電學(xué)性能。在現(xiàn)有技術(shù)中，在最小化短溝道效應(yīng)的嘗試中，近來提出各種各樣改善短溝道效應(yīng)的方法，包括對柵極進(jìn)行功函數(shù)調(diào)整以改善短溝道效應(yīng)。然而，現(xiàn)有技術(shù)的對柵極進(jìn)行功函數(shù)調(diào)整的方法雖然改善了短溝道效應(yīng)，但是半導(dǎo)體器件的性能并沒有得到明顯提升。更多關(guān)于功函數(shù)調(diào)整方法的知識，請參照例2011年7月13日公開的公開號為CN1828902B的中國專利文獻(xiàn)。

技術(shù)實(shí)現(xiàn)要素：
本發(fā)明解決的問題是現(xiàn)有技術(shù)的功函數(shù)調(diào)整的方法并沒有明顯提升晶體管的性能。為解決上述問題，本發(fā)明提供一種新的晶體管的形成方法，包括：提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成有介質(zhì)層、位于所述介質(zhì)層上的多晶硅層；對用于作為柵極的多晶硅層部分進(jìn)行功函數(shù)調(diào)整，形成功函數(shù)多晶硅層，在沿柵長方向，所述功函數(shù)多晶硅層分為第一功函數(shù)區(qū)域和第二功函數(shù)區(qū)域，所述第二功函數(shù)區(qū)域位于第一功函數(shù)區(qū)域兩側(cè)，其中，當(dāng)所述晶體管為NMOS晶體管時，所述第二功函數(shù)區(qū)域的功函數(shù)高于第一功函數(shù)區(qū)域的功函數(shù)，當(dāng)所述晶體管為PMOS晶體管時，所述第二功函數(shù)區(qū)域的功函數(shù)低于第一功函數(shù)區(qū)域的功函數(shù)；去除所述功函數(shù)多晶硅層之外的多晶硅層部分，所述功函數(shù)多晶硅層作為柵極；在所述柵極兩側(cè)的半導(dǎo)體襯底上形成源極和漏極?？蛇x的，所述對用于作為柵極的多晶硅層部分進(jìn)行功函數(shù)調(diào)整的方法，包括：在所述多晶硅層上形成圖形化的第一掩模層，定義柵極的位置；以所述圖形化的第一掩模層為掩模，使用傾斜注入方法對多晶硅層進(jìn)行功函數(shù)調(diào)整離子注入，其中，傾斜注入的方向與所述多晶硅層表面的夾角為銳角?？蛇x的，所述對用于作為柵極的多晶硅層部分進(jìn)行功函數(shù)調(diào)整的方法，包括：在所述多晶硅層上形成圖形化的第一掩模層，定義第一功函數(shù)區(qū)域的位置；以所述圖形化的第一掩模層為掩模，對所述多晶硅層進(jìn)行功函數(shù)調(diào)整離子注入，在所述多晶硅層中形成第一功函數(shù)區(qū)域；去除所述第一功函數(shù)區(qū)域兩側(cè)的部分第一掩模層，去除的部分第一掩膜層下的多晶硅層作為第二功函數(shù)區(qū)域?？蛇x的，所述去除第一功函數(shù)區(qū)域兩側(cè)的部分第一掩模層的方法，包括干法刻蝕或濕法刻蝕。可選的，所述功函數(shù)調(diào)整離子注入的方法包括：在垂直于所述多晶硅層表面方向注入?？蛇x的，所述傾斜注入的方向與所述多晶硅層表面的夾角為10°～45°?？蛇x的，所述功函數(shù)調(diào)整離子注入的離子濃度范圍為：1010～1020atom/cm2?？蛇x的，所述功函數(shù)調(diào)整離子包括III族元素或V族元素。可選的，去除所述功函數(shù)多晶硅層之外的多晶硅層部分的方法包括：形成第二掩模層，所述第二掩模層覆蓋所述功函數(shù)多晶硅層；以所述第二掩模層為掩?？涛g去除圖形化的第一掩模層、功函數(shù)多晶硅層之外的多晶硅層部分；去除所述第二掩模層?？蛇x的，所述晶體管為NMOS晶體管時，所述第一功函數(shù)區(qū)域的功函數(shù)范圍為4.4eV～4.6eV，所述第二功函數(shù)區(qū)域的功函數(shù)范圍為4.6eV～4.8eV?？蛇x的，所述晶體管為PMOS晶體管時，所述第一功函數(shù)區(qū)域的功函數(shù)范圍為4.6eV～4.8eV，所述第二功函數(shù)區(qū)域的功函數(shù)的范圍為4.4eV～4.6eV?？蛇x的，在形成所述柵極后，形成所述源極、漏極之前，在所述柵極周圍形成側(cè)墻。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)：本發(fā)明在形成晶體管的過程中，在半導(dǎo)體襯底上沉積多晶硅層之后，對多晶硅層進(jìn)行功函數(shù)調(diào)整，在多晶硅層中形成功函數(shù)多晶硅層，所述功函數(shù)多晶硅層作為待形成的柵極。而且，在柵長方向上，柵極分為第一功函數(shù)區(qū)域和位于第一功函數(shù)區(qū)域兩側(cè)的第二功函數(shù)區(qū)域，它們的功函數(shù)不同：若晶體管為NMOS晶體管時，第二功函數(shù)區(qū)域的功函數(shù)高于第一功函數(shù)區(qū)域的功函數(shù)；若晶體管為PMOS晶體管時，第二功函數(shù)區(qū)域的功函數(shù)低于第一功函數(shù)區(qū)域的功函數(shù)。則最終晶體管的柵極在柵長方向的功函數(shù)得到調(diào)整，減小甚至消除短溝道效應(yīng)。具體地，經(jīng)過功函數(shù)調(diào)整，晶體管中柵極的柵電壓產(chǎn)生的電場在柵長方向分布均勻且增強(qiáng)，可以更充分吸引溝道區(qū)的載流子向柵極運(yùn)動，使溝道區(qū)導(dǎo)通。而且進(jìn)一步控制溝道區(qū)中載流子的遷移率，使溝道區(qū)暢通。這減弱甚至消除了短溝道效應(yīng)。而且，該方法形成的晶體管的性能相對于現(xiàn)有技術(shù)中利用調(diào)整功函數(shù)改善短溝道效應(yīng)形成的晶體管的性能好。并且，本發(fā)明在源極和漏極形成之前對待形成的柵極進(jìn)行功函數(shù)調(diào)整，該功函數(shù)調(diào)整過程不會構(gòu)成對源極和漏極的額外摻雜，確保后續(xù)形成的源極和漏極中的其他摻雜離子的成分、位置等穩(wěn)定，進(jìn)一步穩(wěn)定晶體管的性能。另外，本發(fā)明將柵極功函數(shù)調(diào)整步驟和多晶硅柵極的形成步驟相結(jié)合，在形成柵極的過程中，對多晶硅層中待形成的柵極區(qū)域進(jìn)行功函數(shù)調(diào)整。步驟簡單，生產(chǎn)效率高。附圖說明圖1是本發(fā)明具體實(shí)施例的形成帶有功函數(shù)調(diào)整柵極的晶體管的方法流程圖；圖2～圖8是本發(fā)明具體實(shí)施例的形成帶有功函數(shù)調(diào)整柵極的晶體管的方法的剖面結(jié)構(gòu)示意圖；具體實(shí)施方式下面結(jié)合附圖，通過具體實(shí)施例，對本發(fā)明的技術(shù)方案進(jìn)行清楚、完整的描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明的可實(shí)施方式的一部分，而不是其全部。根據(jù)這些實(shí)施例，本領(lǐng)域的普通技術(shù)人員在無需創(chuàng)造性勞動的前提下可獲得的所有其它實(shí)施方式，都屬于本發(fā)明的保護(hù)范圍。參照圖2，并結(jié)合參照圖1，執(zhí)行步驟S11，提供半導(dǎo)體襯底300，在半導(dǎo)體襯底300上形成有介質(zhì)層301、位于介質(zhì)層301上的多晶硅層302。在具體實(shí)施例中，半導(dǎo)體襯底300的材料可以為單晶硅、單晶鍺或單晶硅鍺；也可以是絕緣體上硅（SOI）；或者還可以包括其它的材料，例如砷化鎵等Ⅲ-Ⅴ族化合物。在具體實(shí)施例中，所述介質(zhì)層301用于后續(xù)形成柵介質(zhì)層。介質(zhì)層301的材料選擇氧化硅，氧化硅介質(zhì)層的形成方法包括熱氧化工藝或化學(xué)氣相沉積方法，或其他可行工藝，此為本領(lǐng)域技術(shù)人員所熟知的現(xiàn)有技術(shù)，在此不再贅述。在具體實(shí)施例中，形成多晶硅層302的方法包括使用化學(xué)氣相沉積方法（CVD），例如低壓化學(xué)氣相沉積方法（LPCVD）。其中，所述多晶硅層302用于后續(xù)形成柵極。參照圖3、圖4和圖5，并結(jié)合圖1，執(zhí)行步驟S12，對用于作為柵極的多晶硅層部分進(jìn)行功函數(shù)調(diào)整，形成功函數(shù)多晶硅層304，在沿柵長方向，所述功函數(shù)多晶硅層304分為第一功函數(shù)區(qū)域314和第二功函數(shù)區(qū)域324，所述第二功函數(shù)區(qū)域324位于第一功函數(shù)區(qū)域314兩側(cè)。其中，功函數(shù)多晶硅層304作為柵極。當(dāng)待形成的晶體管為NMOS晶體管時，所述第二功函數(shù)區(qū)域的功函數(shù)高于第一功函數(shù)區(qū)域的功函數(shù)；當(dāng)待形成的晶體管為PMOS晶體管時，所述第二功函數(shù)區(qū)域的功函數(shù)低于第一功函數(shù)區(qū)域的功函數(shù)。在具體實(shí)施例中，參照圖3，對用于作為柵極的多晶硅層部分進(jìn)行功函數(shù)調(diào)整的方法，包括：在多晶硅層302上形成圖形化的第一掩模層303，圖形化的第一掩模層303定義柵極的位置；以圖形化的第一掩模層303為掩模，使用傾斜注入方法對多晶硅層302進(jìn)行功函數(shù)調(diào)整離子注入，其中，傾斜注入的方向與多晶硅層302表面的夾角α為銳角。使用傾斜注入的方法進(jìn)行功函數(shù)調(diào)整離子注入，功函數(shù)調(diào)整離子注入?yún)^(qū)域?yàn)閳D3所示的陰影部分，所述陰影部分為靠近待形成的晶體管源極和漏極的柵極兩側(cè)。功函數(shù)調(diào)整離子注入?yún)^(qū)域形成第二功函數(shù)區(qū)域324，在第二功函數(shù)區(qū)域324之間的多晶硅層部分為第一功函數(shù)區(qū)域314。第一功函數(shù)區(qū)域314和第二功函數(shù)區(qū)域324構(gòu)成功函數(shù)多晶硅層304。在具體生產(chǎn)中，圖形化的第一掩模層303的開口的側(cè)壁，可以對傾斜注入的功函數(shù)調(diào)整離子形成阻擋，功函數(shù)調(diào)整離子的注入?yún)^(qū)域可以相對確定。進(jìn)一步調(diào)整功函數(shù)調(diào)整離子注入的角度，減小或增大功函數(shù)調(diào)整離子注入的區(qū)域面積，以確定所需的功函數(shù)調(diào)整區(qū)域面積。參照圖3，在本實(shí)施例中，傾斜注入的方向與多晶硅層302表面的夾角α范圍為10°～45°。第二功函數(shù)區(qū)域324的功函數(shù)與第一功函數(shù)區(qū)域314的功函數(shù)在柵長方向不同，具體根據(jù)待形成的晶體管的類型調(diào)整它們的功函數(shù)高低。功函數(shù)調(diào)整可以使后續(xù)形成的柵極對柵介質(zhì)層下的溝道區(qū)的載流子遷移率的控制能力增強(qiáng)，進(jìn)而減輕甚至消除短溝道效應(yīng)?？蛇x的，在功函數(shù)調(diào)整離子注入過程中的功函數(shù)調(diào)整離子濃度范圍為1010～1020個/cm2，其中，功函數(shù)調(diào)整離子的種類通?？梢允褂没瘜W(xué)元素周期表中的III族和V族元素中的任何一種，包括硼、鋁、磷、鎵、銦、鉈、砷、銻或鉍等。在本實(shí)施例中，源極和漏極都未形成，傾斜注入不會造成對源極和漏極的離子摻雜，消除了功函數(shù)調(diào)整離子摻雜對源極和漏極可能造成的影響。在具體實(shí)施例中，所述圖形化的第一掩模層303的材料選擇光刻膠或硬掩模材料，其中，硬掩模材料選擇氮化硅、氧化硅、氮氧化硅、無定形碳或氮化硼。在其他實(shí)施例中，參照圖4和圖5，對用于作為柵極的多晶硅層部分進(jìn)行功函數(shù)調(diào)整的方法，包括：首先，參照圖4，在多晶硅層302上形成圖形化的第一掩模層303；以該圖形化的第一掩模層303為掩模，對多晶硅層302進(jìn)行功函數(shù)調(diào)整離子注入，形成第一功函數(shù)區(qū)域314；參照圖4和圖5，去除第一功函數(shù)區(qū)域314兩側(cè)的部分圖形化的第一掩模層303，去除的部分第一掩模層下的多晶硅層部分作為第二功函數(shù)區(qū)域324。在本實(shí)施例中，對功函數(shù)調(diào)整離子注入的方向沒有限制，可以是垂直注入。對照前述實(shí)施例，使用傾斜注入的方法，也是可行的。但是，傾斜注入的方向與多晶硅層表面的夾角會很大，在80°～90°之間，可以使離子近乎垂直注入多晶硅層，確保未被掩膜層遮擋的多晶硅層部分幾乎均有離子注入，不會出現(xiàn)第一功函數(shù)區(qū)域邊界圍成的范圍內(nèi)還有離子未注入?yún)^(qū)域的現(xiàn)象。在本實(shí)施例中，功函數(shù)調(diào)整離子的離子種類、注入過程中離子的濃度范圍，參照前述實(shí)施例，與前述實(shí)施例的離子種類、濃度相同。具體地，去除第一功函數(shù)區(qū)域314兩側(cè)的部分圖形化的第一掩模層303的方法包括干法刻蝕或濕法刻蝕。在本實(shí)施例中，使用濕法刻蝕，刻蝕劑腐蝕圖形化的第一掩模層303的上表面和第一功函數(shù)區(qū)域314兩側(cè)的圖形化的第一掩模層303的側(cè)壁。經(jīng)過刻蝕劑處理，圖形化的第一掩模層303的高度降低，且第一功函數(shù)區(qū)域314兩側(cè)的圖形化的第一掩模層303的側(cè)壁也被腐蝕掉，并暴露部分多晶硅層。所暴露的部分多晶硅層即為第二功函數(shù)區(qū)域324，第二功函數(shù)區(qū)域324的功函數(shù)與第一功函數(shù)區(qū)域314的功函數(shù)不同。在濕法刻蝕中，使用的刻蝕劑可根據(jù)圖形化的第一掩模層303的材料選擇：若圖形化的第一掩模層303的材料為氧化硅，則使用稀釋氫氟酸溶液；若圖形化的第一掩模層303的材料為氮化硅，則使用稀釋磷酸溶液；若圖形化的第一掩模層303為其他可選材料，則根據(jù)材料屬性選擇合適的稀釋劑。在本實(shí)施例中，功函數(shù)調(diào)整離子為垂直注入，功函數(shù)摻雜離子完全不會進(jìn)入到待形成的源極和漏極中，保證源極和漏極中不會受到功函數(shù)摻雜離子的影響。在具體實(shí)施例中，圖形化的第一掩模層303的材料包括光刻膠或硬掩模材料，所述硬掩模材料包括氮化硅、氧化硅、氮氧化硅、無定形碳或氮化硼。參照圖5、圖6和圖7，并結(jié)合圖1，執(zhí)行步驟S13，去除功函數(shù)多晶硅層304之外的多晶硅層部分，剩余的功函數(shù)多晶硅層304作為柵極。其中，在形成柵極的過程中，功函數(shù)多晶硅層304之外的多晶硅層部分下的介質(zhì)層301也被去除，剩余的功函數(shù)多晶硅層304下的介質(zhì)層部分作為柵介質(zhì)層。執(zhí)行本步驟，以下介紹均以圖4至圖5所示的形成功函數(shù)多晶硅層的實(shí)施例為例進(jìn)行說闡述。但以下所述介紹同樣適用于圖3所示的形成功函數(shù)多晶硅層的實(shí)施例，以下的所有步驟條件均可作為參照。在具體實(shí)施例中，去除所述功函數(shù)多晶硅層304之外的多晶硅層部分的方法包括：參照圖5和圖6，在形成功函數(shù)多晶硅層304后，在功函數(shù)多晶硅層304上形成第二掩模層305，第二掩模層305覆蓋功函數(shù)多晶硅層304；之后，以該第二掩模層305為掩模，刻蝕圖形化的第一掩模層305、多晶硅層302，形成柵極。在該過程中，也刻蝕介質(zhì)層301，形成位于柵極下的柵介質(zhì)層306。在具體實(shí)施例中，形成第二掩模層305的方法包括：使用化學(xué)氣相沉積，或其他本領(lǐng)域技術(shù)人員所熟知的方法，形成覆蓋功函數(shù)多晶硅層304和圖形化的第一掩模層303的薄膜；之后，使用化學(xué)機(jī)械拋光（CMP），對薄膜進(jìn)行拋光處理，使第二掩模層305的表面與圖形化的第一掩模層303的表面持平，第二掩模層305覆蓋功函數(shù)多晶硅層304。此為本領(lǐng)域技術(shù)人員熟知的技術(shù)，在此不再贅述。在具體實(shí)施例中，刻蝕圖形化的第一掩模層303的方法包括干法刻蝕或濕法刻蝕。則圖形化的第一掩模層303相比于第二掩模層305具有較高的刻蝕選擇比，即在刻蝕圖形化的第一掩模層303時不會去除第二掩模層305，這可以通過選擇合適的材料來確定，如在干法刻蝕中的第二掩模層305為光刻膠，而圖形化的第一掩模層303為氮化硅層。之后，刻蝕多晶硅層302和介質(zhì)層301，通常使用干法刻蝕工藝。在具體實(shí)施例中，在形成柵極后，還包括在柵極周圍的半導(dǎo)體襯底300上形成側(cè)墻（未示出），所述側(cè)墻用于保護(hù)后續(xù)形成源極、漏極過程中的離子注入過于接近溝道區(qū)，以避免發(fā)生源極、漏極穿通。對于形成側(cè)墻的方法，為本領(lǐng)域技術(shù)人員熟知的技術(shù)，在此不再贅述。參照圖7和圖8，并結(jié)合圖1，執(zhí)行步驟S14，形成柵極、位于柵極下的柵介質(zhì)層306后，在柵極兩側(cè)的半導(dǎo)體襯底300上形成源極和漏極（未標(biāo)示）。在具體實(shí)施例中，在執(zhí)行步驟S13后，參照圖6，第二掩模層305可以不去除，再以第二掩模層305為掩模，在柵極周圍的半導(dǎo)體襯底300進(jìn)行離子注入，形成源極和漏極。之后，再去除第二掩模層305，可以節(jié)省工藝步驟。在本實(shí)施例中，若要形成的晶體管為NMOS管，則離子注入的類型為磷等N型離子，形成N型源極和漏極；若要形成的晶體管為PMOS管，則離子注入的類型為硼等P型離子，形成P型源極和漏極。此為本領(lǐng)域技術(shù)人員熟知的現(xiàn)有技術(shù)，在此不再贅述。在本發(fā)明中，最終形成的晶體管的柵極在柵長方向具有不同功函數(shù)。具體地，參照圖8，若晶體管為NMOS晶體管時，第一功函數(shù)區(qū)域314的功函數(shù)低于第二功函數(shù)區(qū)域324的功函數(shù)，如第一功函數(shù)區(qū)域314的功函數(shù)范圍為4.4eV～4.6eV，而第二功函數(shù)區(qū)域324的功函數(shù)范圍為4.6eV～4.8eV；若晶體管為PMOS晶體管時，第一功函數(shù)區(qū)域314的功函數(shù)高于第二功函數(shù)區(qū)域324的功函數(shù)，第一功函數(shù)區(qū)域314的功函數(shù)范圍為4.6eV～4.8eV，第二功函數(shù)區(qū)域324的功函數(shù)范圍為4.4eV～4.6eV。在具體實(shí)施例中，參照圖8，以NMOS晶體管為例，第一功函數(shù)區(qū)域314為進(jìn)行功函數(shù)調(diào)整離子的摻雜區(qū)域，具有較低功函數(shù)，相對地，第二功函數(shù)區(qū)域324具有較高功函數(shù)。當(dāng)柵電壓作用在柵極，功函數(shù)的不同使得柵電壓產(chǎn)生的電場在柵長方向的分布更加均勻且得到明顯增強(qiáng)，均勻且增強(qiáng)的電場能有效吸引溝道區(qū)中的電子向柵極運(yùn)動，以保證溝道導(dǎo)通并暢通。進(jìn)一步使得柵極下的溝道區(qū)的短溝道效應(yīng)明顯減輕甚至消除，進(jìn)而提升了半導(dǎo)體器件的整體性能。使用本發(fā)明的技術(shù)方案，相比于現(xiàn)有技術(shù)，本發(fā)明將形成柵極的步驟與功函數(shù)調(diào)整離子注入步驟相結(jié)合，簡化了工藝步驟，提高了生產(chǎn)效率。本發(fā)明雖然已以較佳實(shí)施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案做出可能的變動和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對以上實(shí)施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護(hù)范圍。