本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體而言涉及一種半導(dǎo)體器件制作方法、半導(dǎo)體器件及電子裝置。

背景技術(shù)：

存儲(chǔ)器用于存儲(chǔ)大量數(shù)字信息，多年來，工藝技術(shù)的進(jìn)步和市場(chǎng)需求催生越來越多高密度的各種類型存儲(chǔ)器，如RAM(隨機(jī)存儲(chǔ)器)、DRAM(動(dòng)態(tài)隨機(jī)存儲(chǔ)器)和FRAM(鐵電存儲(chǔ)器)等，其中，閃存存儲(chǔ)器即FLASH以及成為非易失性半導(dǎo)體存儲(chǔ)技術(shù)的主流，在各種各樣的FLASH器件中，在一片集成電路內(nèi)同時(shí)集成邏輯電路模塊和閃存電路模塊的嵌入式閃存可以達(dá)到降低成本及簡(jiǎn)化工藝步驟的需求，其在智能卡、微控制器等產(chǎn)品中有廣泛的用。

多晶硅平坦化技術(shù)(Poly CMP)廣泛應(yīng)用于嵌入式閃存的制造工藝中，比如浮置柵極(Floating gate)的平坦化和字線(Word line)的平坦化。但是目前字線平坦化中容易出現(xiàn)兩個(gè)字線100中間的多晶硅高度較高的問題，并且最后的產(chǎn)品失效分析(PFA)也可發(fā)現(xiàn)這種缺陷，即多晶硅高度超過正常高度(abnormal high)。經(jīng)過分析發(fā)現(xiàn)，如圖1A所示，多晶硅高度超過正常高度是由于經(jīng)過多晶硅平坦化后，多晶硅殘?jiān)Ａ魞蓚€(gè)控制柵線101中間的凹槽中，并且其后是等離子字線回刻(etch back)，經(jīng)過等離子處理后，殘?jiān)?02變得更難去除并形成為塊狀多晶硅薄膜。為此，不得不在字線平坦化中增加過研磨(over polish)的量以降低這種缺陷，但是在存儲(chǔ)區(qū)的邊緣部分這種缺陷難以完全清除。

因此，有必要提出一種新的制作方法，以解決上述存在的問題。

技術(shù)實(shí)現(xiàn)要素：

在發(fā)明內(nèi)容部分中引入了一系列簡(jiǎn)化形式的概念，這將在具體實(shí)施方式部分中進(jìn)一步詳細(xì)說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。

為了克服目前存在的問題，本發(fā)明一方面提供一種半導(dǎo)體器件的制作方法，其包括：提供半導(dǎo)體襯底，并在所述半導(dǎo)體襯底上形成閃存區(qū)字線多晶硅層；執(zhí)行平坦化工藝，以平坦化所述字線多晶硅層；執(zhí)行熱處理工藝以氧化所述字線多晶硅層的表層以及平坦化所述字線多晶硅層時(shí)產(chǎn)生的多晶硅殘?jiān)?，形成緩沖層；去除所述緩沖層；執(zhí)行字線回刻以獲得期望高度的多晶硅層。

優(yōu)選地，所述平坦化工藝執(zhí)行設(shè)定時(shí)間。

優(yōu)選地，所述平坦化工藝過研磨的量為15％～30％，以確?？刂茤艠O頂部沒有殘余的多晶硅。

優(yōu)選地，所述熱處理工藝在O₂或N₂O環(huán)境中進(jìn)行。

優(yōu)選地，所述熱處理工藝溫度為200℃～350℃。

優(yōu)選地，所述熱處理工藝時(shí)間為30s～60s。

優(yōu)選地，所述氧化的字線多晶硅層的表層和多晶硅殘?jiān)穸葹?/p>

優(yōu)選地，使用稀釋的氫氟酸去除所述緩沖層。

優(yōu)選地，所述半導(dǎo)體襯底分為存儲(chǔ)區(qū)或邏輯區(qū)。

優(yōu)選地，所述邏輯區(qū)上形成有保護(hù)層。

優(yōu)選地，所述保護(hù)層厚度在以上。

本發(fā)明提出的半導(dǎo)體器件的制作方法，在字線回刻之前通過氧化字線多晶硅層的表層形成緩沖層，并且由于在形成緩沖層的過程中，一并將字線多晶硅平坦化中產(chǎn)生的多晶硅殘?jiān)趸蚨呻S后通過去除所述緩沖層一并將字線多晶硅平坦化中產(chǎn)生的多晶硅殘?jiān)コ?，解決目前字線平坦化后容易出現(xiàn)兩個(gè)字線中間的多晶硅高度較高的問題。

本發(fā)明另一方面提供一種半導(dǎo)體器件，其包括：半導(dǎo)體襯底，位于所述半導(dǎo)體襯底上的閃存區(qū)柵極結(jié)構(gòu)，以及采用上述的方法形成的 字線。

本發(fā)明提出的半導(dǎo)體器件，在字線回刻之前通過氧化字線多晶硅層的表層形成緩沖層，并且由于在形成緩沖層的過程中，一并將字線多晶硅平坦化中產(chǎn)生的多晶硅殘?jiān)趸?，因而可隨后通過去除所述緩沖層一并將字線多晶硅平坦化中產(chǎn)生的多晶硅殘?jiān)コ?，解決目前字線平坦化后容易出現(xiàn)兩個(gè)字線中間的多晶硅高度較高的問題。

本發(fā)明再一方面提供一種電子裝置，其包括本發(fā)明提供的上述半導(dǎo)體器件。

本發(fā)明提出的電子裝置，由于具有上述半導(dǎo)體器件，因而具有類似的優(yōu)點(diǎn)。

附圖說明

本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來解釋本發(fā)明的原理。

附圖中：

圖1A示出了控制柵之間存在多晶硅殘余的SEM照片；

圖1B示出了多晶硅殘余的SEM照片局部放大圖；

圖2A～圖2F示出了本發(fā)明一實(shí)施方式的制作方法依次實(shí)施各步驟所獲得器件的剖面示意圖；

圖3示出了根據(jù)本發(fā)明一實(shí)施方式的制作方法的工藝流程圖；

圖4示出了根據(jù)本發(fā)明一實(shí)施方式的半導(dǎo)體器件結(jié)構(gòu)示意圖；

圖5示出了根據(jù)本發(fā)明一實(shí)施方式的電子裝置的示意圖。

具體實(shí)施方式

在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。

應(yīng)當(dāng)理解的是，本發(fā)明能夠以不同形式實(shí)施，而不應(yīng)當(dāng)解釋為局限于這里提出的實(shí)施例。相反地，提供這些實(shí)施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領(lǐng)域技術(shù)人員。在附圖中， 為了清楚，層和區(qū)的尺寸以及相對(duì)尺寸可能被夸大。自始至終相同附圖標(biāo)記表示相同的元件。

應(yīng)當(dāng)明白，當(dāng)元件或?qū)颖环Q為“在…上”、“與…相鄰”、“連接到”或“耦合到”其它元件或?qū)訒r(shí)，其可以直接地在其它元件或?qū)由?、與之相鄰、連接或耦合到其它元件或?qū)?，或者可以存在居間的元件或?qū)?。相反，?dāng)元件被稱為“直接在…上”、“與…直接相鄰”、“直接連接到”或“直接耦合到”其它元件或?qū)訒r(shí)，則不存在居間的元件或?qū)印?yīng)當(dāng)明白，盡管可使用術(shù)語(yǔ)第一、第二、第三等描述各種元件、部件、區(qū)、層和/或部分，這些元件、部件、區(qū)、層和/或部分不應(yīng)當(dāng)被這些術(shù)語(yǔ)限制。這些術(shù)語(yǔ)僅僅用來區(qū)分一個(gè)元件、部件、區(qū)、層或部分與另一個(gè)元件、部件、區(qū)、層或部分。因此，在不脫離本發(fā)明教導(dǎo)之下，下面討論的第一元件、部件、區(qū)、層或部分可表示為第二元件、部件、區(qū)、層或部分。

空間關(guān)系術(shù)語(yǔ)例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在這里可為了方便描述而被使用從而描述圖中所示的一個(gè)元件或特征與其它元件或特征的關(guān)系。應(yīng)當(dāng)明白，除了圖中所示的取向以外，空間關(guān)系術(shù)語(yǔ)意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉(zhuǎn)，然后，描述為“在其它元件下面”或“在其之下”或“在其下”元件或特征將取向?yàn)樵谄渌蛱卣鳌吧稀?。因此，示例性術(shù)語(yǔ)“在…下面”和“在…下”可包括上和下兩個(gè)取向。器件可以另外地取向(旋轉(zhuǎn)90度或其它取向)并且在此使用的空間描述語(yǔ)相應(yīng)地被解釋。

在此使用的術(shù)語(yǔ)的目的僅在于描述具體實(shí)施例并且不作為本發(fā)明的限制。在此使用時(shí)，單數(shù)形式的“一”、“一個(gè)”和“所述/該”也意圖包括復(fù)數(shù)形式，除非上下文清楚指出另外的方式。還應(yīng)明白術(shù)語(yǔ)“組成”和/或“包括”，當(dāng)在該說明書中使用時(shí)，確定所述特征、整數(shù)、步驟、操作、元件和/或部件的存在，但不排除一個(gè)或更多其它的特征、整數(shù)、步驟、操作、元件、部件和/或組的存在或添加。在此使用時(shí)，術(shù)語(yǔ)“和/或”包括相關(guān)所列項(xiàng)目的任何及所有組合。

為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的結(jié)構(gòu)及步驟，以便闡釋本發(fā)明提出的技術(shù)方案。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下， 然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。

實(shí)施例一

下面結(jié)合圖2A～圖2F以及圖3對(duì)本發(fā)明的半導(dǎo)體器件的制作方法做詳細(xì)描述。

首先，執(zhí)行步驟S301，提供半導(dǎo)體襯底，并在所述半導(dǎo)體襯底上形成閃存區(qū)柵極結(jié)構(gòu)、柵極間隙壁和字線多晶硅層。

如圖2A所示，提供半導(dǎo)體襯底200，該半導(dǎo)體襯底200形成為存儲(chǔ)區(qū)201和邏輯區(qū)202，二者通過隔離結(jié)構(gòu)(比如淺溝槽隔離結(jié)構(gòu)STI)分開。在存儲(chǔ)區(qū)201上形成有多個(gè)閃存區(qū)柵極結(jié)構(gòu)203，比如浮置柵極、控制柵極和擦除柵極等。在本實(shí)施例中，由于半導(dǎo)體襯底200形成為存儲(chǔ)區(qū)201和邏輯區(qū)202，而存儲(chǔ)區(qū)201和邏輯區(qū)202的多晶硅層高度不同，因而，在本實(shí)施中字線多晶硅層分兩步進(jìn)行，首先沉積第一層字線多晶硅層204，然后為了防止后續(xù)工藝對(duì)邏輯區(qū)在此傷害，在形成第一層字線多晶硅層204后，在邏輯區(qū)202上形成保護(hù)層206，然后在形成第二層字線多晶硅層205。

在本實(shí)施例中，半導(dǎo)體襯底200可以是以下所提到的材料中的至少一種：硅、鍺。此外，半導(dǎo)體襯底上可以形成有其它器件，例如PMOS和NMOS晶體管。在半導(dǎo)體襯底中可以形成有隔離結(jié)構(gòu)，所述隔離結(jié)構(gòu)為淺溝槽隔離(STI)結(jié)構(gòu)或者局部氧化硅(LOCOS)隔離結(jié)構(gòu)。半導(dǎo)體襯底中還可以形成有CMOS器件，CMOS器件例如是晶體管(例如，NMOS和/或PMOS)等。同樣，半導(dǎo)體襯底中還可以形成有導(dǎo)電構(gòu)件，導(dǎo)電構(gòu)件可以是晶體管的柵極、源極或漏極，也可以是與晶體管電連接的金屬互連結(jié)構(gòu)，等等。

保護(hù)層206為氧化物薄膜，比如二氧化硅，其厚度為大于等于此外，諸如柵極結(jié)構(gòu)203、字線多晶硅層204和205、保護(hù)層206以及隔離結(jié)構(gòu)均采用本領(lǐng)域常用方法形成，在此不再贅述。

需要說明的是，在本實(shí)施例中，柵極結(jié)構(gòu)203包括柵極堆棧(即，柵極氧化層、多晶硅層、和/或蓋帽層)以及位于柵極堆棧四周的柵極間隙壁，在圖2A中，處于簡(jiǎn)化的目的，僅以一矩形代表上述各種結(jié)構(gòu)組成的柵極結(jié)構(gòu)。

接著，執(zhí)行步驟S302，執(zhí)行平坦化工藝，以平坦化所述字線多 晶硅層。

如圖2B和圖2C所述，采用CMP工藝去除多余的字線多晶硅層。

進(jìn)一步地，在本實(shí)施中，所述平坦化工藝執(zhí)行設(shè)定時(shí)間，并且平坦化工藝過研磨的量為15％～30％，以確?？刂茤艠O頂部沒有殘余的多晶硅。

此外，如圖2A由于在字線多晶硅層的沉積過程中，在字線形成區(qū)域A之間的區(qū)域，多晶硅成會(huì)形成凹槽結(jié)構(gòu)，因而在字線多晶硅平坦化中會(huì)有多晶硅殘?jiān)淙氚疾壑?，并且由于字線多晶硅層較柔軟，在平坦化過程中，如圖2C所示，多晶硅殘?jiān)鼤?huì)被壓入多晶硅層，難以去除，造成前述兩個(gè)字線間的多晶硅高度較高的問題。

接著，執(zhí)行步驟S303，執(zhí)行熱處理工藝以氧化所述字線多晶硅層的表層和多晶硅殘?jiān)?，以形成緩沖層。

如圖2D所示，執(zhí)行熱處理工藝以使字線多晶硅層204和205表層以及多晶硅殘?jiān)?07氧化，形成緩沖層208。具體地，在O₂或N₂O環(huán)境中對(duì)所述半導(dǎo)體襯底200加熱，加熱溫度為200℃～350℃，加熱時(shí)間為30s～60s。

作為實(shí)施例，在本實(shí)施例中緩沖層208的厚度為

接著，執(zhí)行步驟S304，去除所述緩沖層。

如圖2E所示，采用濕法刻蝕去除緩沖層208。作為示例，在本實(shí)施，使用稀釋的氫氟酸去除所述氧化的字線多晶硅層的表層和多晶硅殘?jiān)?/p>

由于在形成緩沖層208時(shí)，多晶硅殘?jiān)徊⒈谎趸?，因而去除緩沖層208的同時(shí)，多晶硅殘?jiān)惨徊⒈蝗コ?/p>

接著，執(zhí)行步驟S305，執(zhí)行字線回刻以獲得期望高度的多晶硅層。

如圖2F所示，執(zhí)行字線回刻(etch back)執(zhí)行字線回刻以獲得期望高度的多晶硅層。此步驟采用本領(lǐng)域常用方法，在此不再贅述。

在此完成了本實(shí)施例的半導(dǎo)體器件的制作方法，當(dāng)然可以理解的是，本實(shí)施例并不局限于上述步驟，而是還可包括其他步驟，比如去除保護(hù)層206，如圖2F所示，以及其他后續(xù)工藝步驟。

實(shí)施例二

本發(fā)明還提供一種采用實(shí)施例一中所述的方法制作的半導(dǎo)體器件，如圖4所示，該半導(dǎo)體器件包括半導(dǎo)體襯底400，半導(dǎo)體襯底400形成為存儲(chǔ)區(qū)401和邏輯區(qū)402，二者通過隔離結(jié)構(gòu)(比如淺溝槽隔離結(jié)構(gòu)STI)分開。在存儲(chǔ)區(qū)401上形成有多個(gè)閃存區(qū)柵極結(jié)構(gòu)403，比如浮置柵極、控制柵極和擦除柵極等，以及字線多晶硅層404和405，其中字線多晶硅層204和205的形成采用本發(fā)明上述方法。

實(shí)施例三

本發(fā)明另外還提供一種電子裝置，其包括前述的半導(dǎo)體器件。

由于包括的半導(dǎo)體器件采用晶圓級(jí)封裝，因而具有該工藝帶來的優(yōu)點(diǎn)，并且由于采用上述方法進(jìn)行封裝，良品率較高，成本相對(duì)降低，因此該電子裝置同樣具有上述優(yōu)點(diǎn)。

該電子裝置，可以是手機(jī)、平板電腦、筆記本電腦、上網(wǎng)本、游戲機(jī)、電視機(jī)、VCD、DVD、導(dǎo)航儀、照相機(jī)、攝像機(jī)、錄音筆、MP3、MP4、PSP等任何電子產(chǎn)品或設(shè)備，也可以是具有上述半導(dǎo)體器件的中間產(chǎn)品，例如：具有該集成電路的手機(jī)主板等。在本實(shí)施中以PDA為例進(jìn)行示例，如圖5所示。

本發(fā)明已經(jīng)通過上述實(shí)施例進(jìn)行了說明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。