本發(fā)明屬于半導(dǎo)體封裝領(lǐng)域，特別是涉及一種無襯底或無穿硅通孔(through silicon via,TSV)的半導(dǎo)體器件。

背景技術(shù)：

半導(dǎo)體封裝領(lǐng)域中所熟知的扇出晶圓級封裝(FOWLP)，是通過位于襯底上的重布線層(RDL)，例如位于具有穿硅通孔(TSV)的襯底，將原本半導(dǎo)體晶粒的接墊重新布線分配到一較大的區(qū)域。

重布線層是在晶圓表面上形成介電層與金屬導(dǎo)線的疊層，將芯片原本的輸入/輸出(I/O)接墊重新布線分配到一個間距較寬松的布局范圍。上述重布線的制作通常使用薄膜聚合物，例如苯并環(huán)丁稀(Benzocyclobutene,BCB)、聚亞酰胺(polyimind,PI)，或其他有機(jī)聚合物作為介電層材料，再以金屬化工藝，例如鋁或銅，形成金屬導(dǎo)線，將芯片周圍的接墊重新布線分配成陣列狀連接墊。

由于工藝繁復(fù)，具有穿硅通孔的中介層襯底成本較高，因此，使用具有穿硅通孔中介層的扇出晶圓級封裝也會比較昂貴，并不利于特定的應(yīng)用場合。

此外，晶圓級封裝工藝中，通常會在晶圓及安裝在晶圓上的芯片表面覆蓋一相對較厚的成型模料。此成型模料與集成電路襯底的熱膨脹系數(shù)(CTE)差異，容易導(dǎo)致封裝翹曲變形，也使得封裝整體的厚度增加。晶圓翹曲一直是本領(lǐng)域關(guān)注的問題。

晶圓翹曲使芯片與晶圓間的接合不易維持，使“芯片對晶圓接合”(chip to wafer)的組裝失敗。翹曲問題在大尺寸晶圓上更是明顯，特別是對于具有小間距重布線層的晶圓級半導(dǎo)體封裝制，問題更為嚴(yán)重。因此，業(yè)界仍需要一個改良的晶圓級封裝方法，可以解決上述現(xiàn)有技術(shù)的問題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于提供一種改良的半導(dǎo)體器件，可減少中介層上的成型模料用量，因而改善成型后的翹曲問題。

根據(jù)本發(fā)明提供的半導(dǎo)體器件，包括一中介層，具有一第一面及相對于第一面的第二面；至少一有源芯片，通過多個第一凸塊安裝到所述第一面的一芯片接合區(qū)域內(nèi)；至少一虛設(shè)芯片，安裝到所述第一面的所述芯片接合區(qū)域旁的一周邊區(qū)域內(nèi)；一成型模料，設(shè)置在所述第一面上，并且所述成型模料覆蓋所述至少一有源芯片與所述至少一虛設(shè)芯片；以及多個焊接凸塊，設(shè)置在所述第二面上。

根據(jù)本發(fā)明一實(shí)施例，所述虛設(shè)芯片通過多個設(shè)置在所述周邊區(qū)域內(nèi)的虛設(shè)接墊上的第二凸塊安裝到所述第一面上。

根據(jù)本發(fā)明另一實(shí)施例，所述虛設(shè)芯片直接通過一黏著劑安裝到所述第一面上。

總之，本領(lǐng)域的技術(shù)人員讀完接下來本發(fā)明優(yōu)選實(shí)施例的詳細(xì)說明與附圖后，均可了解本發(fā)明的目的。

附圖說明

圖1到圖8為根據(jù)本發(fā)明一實(shí)施例使用無襯底或無穿硅通孔的中介層制作一晶圓級封裝的方法的示意性剖面圖，其中:

圖1到圖7為示意性剖面圖，為本發(fā)明一實(shí)施例的晶圓級封裝工藝的中間產(chǎn)物；

圖8為俯視圖，為有源芯片與虛設(shè)芯片在重布線層上的布局；

圖9到圖13為根據(jù)本發(fā)明另一實(shí)施例使用無襯底或無穿硅通孔的中介層制作一晶圓級封裝的方法的示意性剖面圖。

其中，附圖標(biāo)記說明如下：

10、10a 晶圓級封裝

102 芯片接合區(qū)域

104 周邊區(qū)域

300 載板

301 無穿硅通孔的中介層

310 鈍化層

410 重布線層

412 介電層

414 金屬層

430 黏著劑

500 成型模料

520 焊接凸塊

415/415a/ 凸塊墊

415b 虛設(shè)接墊

416/416a/416b 凸塊

420a 覆晶芯片

420b 虛設(shè)芯片

具體實(shí)施方式

接下來的詳細(xì)敘述須參考相關(guān)附圖所示內(nèi)容，用來說明可依據(jù)本發(fā)明具體實(shí)行的實(shí)施例。這些實(shí)施例提供足夠的細(xì)節(jié)，可使此領(lǐng)域中的技術(shù)人員充分了解并具體實(shí)行本發(fā)明。在不悖離本發(fā)明的范圍內(nèi)，可做結(jié)構(gòu)、邏輯和電性上的修改應(yīng)用在其他實(shí)施例上。

因此，接下來的詳細(xì)說明并非用來對本發(fā)明加以限制。本發(fā)明涵蓋的范圍由其權(quán)利要求界定。與本發(fā)明權(quán)利要求具有同等意義者，也應(yīng)屬本發(fā)明涵蓋的范圍。

本發(fā)明實(shí)施例所參考的附圖為示意圖，并未按比例繪制，而相同或類似的特征通常以相同的附圖標(biāo)記描述。在本說明書中，“晶?！薄ⅰ鞍雽?dǎo)體芯片”與“半導(dǎo)體晶?！本哂邢嗤?，可交替使用。

在本說明書中，“晶圓”與“基板”意指任何包括一暴露面，可依據(jù)本發(fā)明實(shí)施例所示在其上沉積材料，制作集成電路結(jié)構(gòu)的結(jié)構(gòu)物，例如重布線層。須了解的是“基板”包括半導(dǎo)體晶圓，但并不限于此。"基板"在工藝中也意指包括制作于其上的材料層的半導(dǎo)體結(jié)構(gòu)物。

請參考圖1到圖8，為根據(jù)本發(fā)明一實(shí)施例使用無襯底或無穿硅通孔的中介層制作一晶圓級封裝的方法的示意性剖面圖。

如圖1所示，預(yù)備一載板300。載板300例如為可卸式襯底材料，可以包括一黏著層(圖未示)。載板300的上表面上包括至少一介電層或鈍化層310。鈍化層310可包括有機(jī)材料，例如聚亞酰胺(polyimide,PI)，或無機(jī)材料，例如氮化硅、氧化硅或類似的材料。

接著，如圖2所示，在鈍化層310上方形成重布線層(RDL)410。重布線層410包括至少一介電層412與至少一金屬層414。介電層412可包括有機(jī)材料，例如聚亞酰胺(polyimide,PI)，或無機(jī)材料，例如氮化硅、氧化硅或類似的材料，但不限于此。金屬層414可包括鋁、銅、鎢、鈦、氮化鈦或類似的材料。

根據(jù)所述實(shí)施例，金屬層414可包括多個凸塊墊415a和虛設(shè)接墊415b，自介電層412的上表面暴露出來。凸塊墊415a設(shè)置在芯片接合區(qū)域102內(nèi)，而虛設(shè)接墊415b設(shè)置在芯片接合區(qū)域102外，例如設(shè)置在芯片接合區(qū)域102的周邊區(qū)域104內(nèi)。

根據(jù)所述實(shí)施例，虛設(shè)接墊415b為孤立、閑置的接墊，未與重布線層410的金屬導(dǎo)線電性連接。換句話說，當(dāng)芯片封裝體在操作模式時，不會有信號通過虛設(shè)接墊415b到其他地方。

如圖3所示，在重布線層410上形成多個凸塊416a與416b，例如微凸塊，作為后續(xù)連接使用。凸塊416a可直接形成在金屬層414個別的凸塊墊415a上。凸塊416b可直接形成在金屬層414個別的虛設(shè)接墊415b上。在某些實(shí)施例中，形成凸塊416a與416b之前，可以在重布線層410上形成一鈍化層或介電層(圖未示)。

如圖4所示，形成凸塊416a與416b之后，個別的有源芯片420a以有源面朝下面對重布線層410，通過凸塊416a安裝到重布線層410上，形成“芯 片對晶圓接合”的堆疊結(jié)構(gòu)。這些個別的有源芯片420a為具有特定功能的有源集成電路芯片，例如繪圖處理器(GPU)、中央處理器(CPU)、存儲器芯片等等。

根據(jù)所述實(shí)施例，虛設(shè)芯片420b通過凸塊416b安裝到芯片接合區(qū)域102旁的周邊區(qū)域104內(nèi)。圖8為有源芯片420a與虛設(shè)芯片420b在重布線層上的布局方式。虛設(shè)芯片420b可以是硅芯片、晶粒、或尺寸與有源芯片420a相似的器件，但并不限于此。須了解的是虛設(shè)芯片420b也可包括其他材料，例如金屬、玻璃或陶瓷。

上述步驟完成后，可選擇性的在有源芯片420a與虛設(shè)芯片420b下方填充底膠(圖未示)。隨后，進(jìn)行熱處理，使凸塊416a和416b回焊。

如圖5所示，晶粒接合完成后，接著在上方覆蓋一成型模料500。成型模料500覆蓋住安裝在重布線層上的有源芯片420a與虛設(shè)芯片420b，同時也覆蓋住重布線層410的上表面。成型模料500隨后會通過一固化工藝使之固化。成型模料500例如為環(huán)氧樹脂與二氧化硅填充劑的混和物，但并不限于此。

接著，可選擇性的研磨移除部分成型模料500的上部，使有源芯片420a與虛設(shè)芯片420b的上表面暴露出來。

由于芯片接合區(qū)域102的周邊區(qū)域104中大多都具有虛設(shè)芯片420b，因此可減少成形模料500的用量，降低甚至完全避免襯底或晶圓發(fā)生翹曲變形的情況。根據(jù)所述實(shí)施例，虛設(shè)芯片420b也可稱之為翹曲控制虛設(shè)芯片。

如圖6所示，形成成型模料500后，再將載板300剝離，使鈍化層310暴露出來，形成無穿硅通孔的中介層301。例如，可利用激光剝離技術(shù)或紫外光照射技術(shù)來剝離載板300，但不限于此。

剝離載板300時，可提供另一個暫時性的載板(圖未示)固定于成型模料500上方。載板300剝離完成后，接著在鈍化層310形成開口，使金屬層的焊接墊暴露出來，然后在個別焊接墊上形成焊接凸塊或焊接球520。

隨后，如圖7所示，進(jìn)行切割工藝，分隔出個別的晶圓級封裝10。

請參考圖9到圖13，為根據(jù)本發(fā)明另一實(shí)施例使用無襯底或無穿硅通孔的中介層制作一晶圓級封裝的方法的示意性剖面圖，其中仍沿用相同的附圖標(biāo)記，表示相似的區(qū)域、材料層或器件。

請參考圖9，如同前一個實(shí)施例，在鈍化層310上方形成重布線層410。重布線層410包括至少一介電層412與至少一金屬層414。介電層412可包括有機(jī)材料，例如聚亞酰胺(PI)，或無機(jī)材料，例如氮化硅、氧化硅或類似的材料，但不限于此。金屬層414可包括鋁、銅、鎢、鈦、氮化鈦或類似的材料。

根據(jù)所述實(shí)施例，金屬層414包括多個凸塊墊415，自介電層412的上表面暴露出來。凸塊墊415位于芯片接合區(qū)域102內(nèi)。大致上，芯片接合區(qū)域102以外的周邊區(qū)域104不具有凸塊墊。重布線層410包括多個凸塊416，例如微凸塊，以供后續(xù)連接使用。凸塊416可直接形在金屬層414個別的凸塊墊415上。

如圖10所示，形成凸塊416后，個別的有源芯片420a以有源面朝下面對重布線層410，通過凸塊416安裝到重布線層410上，形成“芯片對晶圓接合”的堆疊結(jié)構(gòu)?？蛇x擇性的在有源芯片420a下方填充底膠(圖未示)。隨后，進(jìn)行熱處理，使凸塊416回焊。

根據(jù)所述實(shí)施例，虛設(shè)芯片420b通過黏著劑430，直接固定在芯片接合區(qū)域102外的周邊區(qū)域104的重布線層410的介電層412上。

如圖11所示，晶粒接合完成后，接著在上方覆蓋一成型模料500。成型模料500覆蓋住安裝在重布線層上的有源芯片420a和虛設(shè)芯片420b，同時也覆蓋住重布線層410的上表面。成型模料500隨后會通過一固化工藝使之固化。后續(xù)，可選擇性的研磨移除部分成型模料500的上部，使有源芯片420a與虛設(shè)芯片420b的上表面暴露出來。

如圖12所示，形成成型模料500后，再將載板300剝離，使鈍化層310暴露出來，形成無穿硅通孔的中介層301。例如，可利用激光剝離技術(shù)或紫外光照射技術(shù)來剝離載板300，但不限于此。

剝離載板300時，可以提供另一個暫時性的載板(圖未示)固定于成型模料500上方。載板300剝離完成后，接著在鈍化層310形成開口，使金屬層的焊接墊暴露出來，然后在個別焊接墊上形成焊接凸塊或焊接球520。

隨后，如圖13所示，進(jìn)行切割工藝，分隔出個別的晶圓級封裝10a。

以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，對于本 領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。