本申請(qǐng)享有以美國臨時(shí)專利申請(qǐng)62/216,029號(hào)(申請(qǐng)日：2015年9月9日)及美國專利申請(qǐng)15/045,386號(hào)(申請(qǐng)日：2016年2月17日)為基礎(chǔ)申請(qǐng)的優(yōu)先權(quán)。本申請(qǐng)通過參照這些基礎(chǔ)申請(qǐng)而包含基礎(chǔ)申請(qǐng)的全部內(nèi)容。

技術(shù)領(lǐng)域

實(shí)施方式涉及一種半導(dǎo)體存儲(chǔ)裝置。

背景技術(shù)：

提出了一種三維構(gòu)造的存儲(chǔ)器件，該存儲(chǔ)器件中，在積層體形成有存儲(chǔ)孔，且在該存儲(chǔ)孔的側(cè)壁設(shè)置有經(jīng)由電荷累積層而成為通道的硅體，所述積層體是隔著絕緣層而積層多個(gè)存儲(chǔ)單元中作為控制柵極發(fā)揮功能的電極層所形成。在這種三維構(gòu)造的存儲(chǔ)器件中，如下問題令人擔(dān)心，即，隨著電極層的積層數(shù)的增加，晶片的表面會(huì)因?yàn)殡姌O層上產(chǎn)生的壓縮應(yīng)力或拉伸應(yīng)力等應(yīng)力而大幅度翹曲。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的實(shí)施方式提供一種能夠減小電極層上產(chǎn)生的應(yīng)力的半導(dǎo)體存儲(chǔ)裝置。

實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置具備襯底、積層體、多個(gè)柱狀部、及配線部。所述積層體設(shè)置在所述襯底上。所述積層體具有相互分離地積層的多個(gè)電極層。所述多個(gè)柱狀部設(shè)置在所述積層體內(nèi)。所述多個(gè)柱狀部沿著所述積層體的積層方向而延伸。所述配線部設(shè)置在所述積層體內(nèi)。所述配線部沿著第1方向而延伸。相鄰的所述柱狀部并不沿著所述第1方向而配置。

附圖說明

圖1是第1實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的立體示意圖。

圖2是第1實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的示意剖視圖。

圖3是圖2的區(qū)域A的放大圖。

圖4是第1實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的俯視示意圖。

圖5是表示圖4的一部分的圖。

圖6是參考例的半導(dǎo)體存儲(chǔ)裝置的俯視圖。

圖7是第2實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的俯視示意圖。

圖8是第3實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的俯視示意圖。

圖9是第4實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的立體示意圖。

圖10是第4實(shí)施方式的另一半導(dǎo)體存儲(chǔ)裝置的立體示意圖。

具體實(shí)施方式

以下，參照附圖對(duì)實(shí)施方式進(jìn)行說明。另外，各附圖中，對(duì)相同的要素標(biāo)注相同的符號(hào)。

以下，以具有三維構(gòu)造的半導(dǎo)體存儲(chǔ)裝置為例而進(jìn)行說明。

(第1實(shí)施方式)

圖1是第1實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的立體示意圖。

圖2是第1實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的示意剖視圖。

圖3是圖2的區(qū)域A的放大圖。

圖1表示半導(dǎo)體存儲(chǔ)裝置1的存儲(chǔ)單元陣列。圖2及圖3表示存儲(chǔ)單元陣列的剖視圖。

另外，在圖1中，未圖示出絕緣層31、絕緣層32、絕緣層33及接點(diǎn)部V1。而且，在圖1中，將相對(duì)于襯底10的上表面10a平行的方向且為相互正交的2個(gè)方向設(shè)定為X方向及Y方向，將相對(duì)于所述X方向及Y方向兩者正交的方向設(shè)定為Z方向。Z方向是積層方向。

如圖1及圖2所示，在襯底10上，隔著絕緣層30而設(shè)置有積層體15。積層體15具有多個(gè)電極層WL、多個(gè)絕緣層30、源極側(cè)選擇柵極SGS、及漏極側(cè)選擇柵極SGD。多個(gè)電極層WL相互分離地積層，多個(gè)絕緣層30設(shè)置在多個(gè)電極層WL之間。多個(gè)電極層WL及多個(gè)絕緣層30例如逐層交替地積層。另外，圖中所示的電極層WL的層數(shù)是一個(gè)例子，電極層WL的層數(shù)任意。

在積層體15的最下層，設(shè)置有源極側(cè)選擇柵極SGS。在積層體15的最上層，設(shè)置有漏極側(cè)選擇柵極SGD。在積層體15上，設(shè)置有絕緣層30。

多個(gè)電極層WL例如包含金屬、金屬硅化物或多晶硅中的任一者。另外，源極側(cè)選擇柵極SGS及漏極側(cè)選擇柵極SGD既可以包含與所述多個(gè)電極層WL相同的材料，也可以包含不同的材料。絕緣層30、絕緣層31、絕緣層32及絕緣層33例如可以使用包含硅氧化物的絕緣層。

在積層體15內(nèi)，設(shè)置有沿著Z方向延伸的柱狀部CL。柱狀部CL例如設(shè)置成圓柱或橢圓柱狀。柱狀部CL的配置的詳細(xì)情況會(huì)在下文敘述。

如圖3所示，柱狀部CL具有通道體20A(半導(dǎo)體部)、存儲(chǔ)膜21A、及芯絕緣部22A。通道體20A例如為硅膜。

存儲(chǔ)膜21A設(shè)置在積層體15與通道體20A之間。存儲(chǔ)膜21A從通道體20A側(cè)起依次積層著隧道絕緣層21a、電荷累積層21b、及塊狀絕緣層21c。隧道絕緣層21a是如下層，即，通常具有絕緣性，但若被施加處于半導(dǎo)體存儲(chǔ)裝置1的驅(qū)動(dòng)電壓的范圍內(nèi)的指定電壓則會(huì)流通隧道電流。電荷累積層21b是累積電荷的層，例如，可以使用包含硅氮化物的層。塊狀絕緣層21c是如下層，即，就算在半導(dǎo)體存儲(chǔ)裝置1的驅(qū)動(dòng)電壓的范圍內(nèi)被施加電壓也不會(huì)實(shí)質(zhì)上流通電流；而且是利用高介電率材料例如硅氧化物、鋁氧化物或鉿氧化物而形成的氧化層、或者將這些氧化層積層而成的多層膜。存儲(chǔ)膜21A也可以構(gòu)成為具有浮動(dòng)?xùn)艠O。例如，存儲(chǔ)膜21A也可以為挖開電極層WL并在該電極層WL的內(nèi)部嵌入浮動(dòng)?xùn)艠O而形成。

芯絕緣部22A設(shè)置在通道體20A的內(nèi)側(cè)。芯絕緣部22A例如也可以包含氧化硅膜，且包含氣隙。在通道體20A的內(nèi)側(cè)，也可以不設(shè)置芯絕緣部22A。

在積層體15，設(shè)置有沿著X方向及Z方向在積層體15內(nèi)延伸的配線部LI。配線部LI經(jīng)由接點(diǎn)(未圖示)而電連接于該配線部LI之上的源極線SL。配線部LI例如是利用鎢等金屬材料而形成。配線部LI具有相對(duì)于XZ平面平行的板狀部分。例如，配線部LI也可以為多片板狀部分相互連接。例如，在圖1中，配線部LI的2片板狀部分也可以相互連接。

在配線部LI的側(cè)壁，設(shè)置有絕緣膜40。絕緣膜40與配線部LI同樣地沿著X方向及Z方向延伸。作為絕緣膜40，例如，可以使用包含硅氧化物的膜。配線部LI在它的下表面與柱狀部CL電連接。

接點(diǎn)部Cb設(shè)置在通道體20A的上端。而且，接點(diǎn)部V1設(shè)置在接點(diǎn)部Cb上。接點(diǎn)部V1比接點(diǎn)部Cb細(xì)。接點(diǎn)部Cb及接點(diǎn)部V1例如為接觸插塞，由鎢層及氮化鈦層等含金屬層積層而形成。

在接點(diǎn)部V1上，設(shè)置有多條位線BL。多條位線BL在X方向上相互分離，且沿著Y方向延伸。多條位線BL例如是利用金屬膜而形成。通道體20A的上端經(jīng)由接點(diǎn)部Cb及接點(diǎn)部V1而連接于位線BL。

從在Y方向上分離的各個(gè)區(qū)域逐一選擇出的多個(gè)柱狀部CL(通道體20A)連接于共通的1條位線BL。各位線BL經(jīng)由1根接點(diǎn)部V1及1根接點(diǎn)部Cb而連接于1根柱狀部CL，該柱狀部CL設(shè)置在被分割給指定塊的積層體15中。

在這里，所謂“塊”相當(dāng)于相鄰的配線部LI間的部分。例如，在各塊中，配置有4列由多根柱狀部CL所構(gòu)成的柱狀部的列。各位線BL跨及多個(gè)塊而沿著Y方向延伸，且每塊連接1根柱狀部CL。

在柱狀部CL的上端形成有漏極側(cè)選擇晶體管STD，在下端形成有源極側(cè)選擇晶體管STS。存儲(chǔ)單元MC、漏極側(cè)選擇晶體管STD及源極側(cè)選擇晶體管STS是電流沿著積層體15的積層方向(Z方向)流通的縱型晶體管。

所述各選擇柵極SGD、SGS作為各選擇晶體管STD、STS的柵極電極(控制柵極)而發(fā)揮功能。在各選擇柵極SGD、SGS各自與通道體20A之間，設(shè)置有作為各選擇晶體管STD、STS的柵極絕緣膜而發(fā)揮功能的存儲(chǔ)膜21A。

在漏極側(cè)選擇晶體管STD與源極側(cè)選擇晶體管STS之間，設(shè)置有將各層的電極層WL作為控制柵極的多個(gè)存儲(chǔ)單元MC。

所述多個(gè)存儲(chǔ)單元MC、漏極側(cè)選擇晶體管STD及源極側(cè)選擇晶體管STS通過通道體20A而串聯(lián)連接，構(gòu)成1個(gè)存儲(chǔ)器串。該存儲(chǔ)器串是在相對(duì)于X-Y面平行的面方向，呈例如鋸齒格子狀而配置，由此沿著X方向、Y方向及Z方向三維地設(shè)置有多個(gè)存儲(chǔ)單元MC。

實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置1能夠電性自由地進(jìn)行數(shù)據(jù)的刪除、寫入，就算切斷電源也能夠保持存儲(chǔ)內(nèi)容。

以下，對(duì)柱狀部CL的配置進(jìn)行敘述。

圖4是第1實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的俯視示意圖。

圖5是表示圖4的一部分的圖。

圖6是參考例的半導(dǎo)體存儲(chǔ)裝置的俯視圖。

圖4是存儲(chǔ)單元陣列的俯視圖，且是表示電極層WL的柱狀部CL1～CL4的配置的圖。圖5是表示具有多根柱狀部CL1的第1列CLA1的圖。圖6是存儲(chǔ)單元陣列的俯視圖，且是表示電極層WL的柱狀部CL11～CL14的配置的參考圖。

如圖4所示，多根柱狀部CL1的列即第1列CLA1、多根柱狀部CL2的列即第2列CLA2、多根柱狀部CL3的列即第3列CLA3、及多根柱狀部CL4的列即第4列CLA4形成在電極層WL。在圖3A中，第1列CLA1～第4列CLA4這4列形成在電極層WL，但列數(shù)任意。例如，可以形成n(n為整數(shù)，且2≦n≦18)列柱狀部CL的列。例如，在形成柱狀部CL的列的情況下，可以反復(fù)形成第1列CLA1～第4列CLA4。

在于電極層WL形成有沿著X方向的直線的情況下，第1列CLA1的各第奇數(shù)個(gè)柱狀部CL1位于沿著X方向的直線D1上。第1列CLA1的各第偶數(shù)個(gè)柱狀部CL1位于沿著X方向的直線D2上。第2列CLA2的各第奇數(shù)個(gè)柱狀部CL2位于沿著X方向的直線D3上。第2列CLA2的各第偶數(shù)個(gè)柱狀部CL2位于沿著X方向的直線D4上。第3列CLA3的各第奇數(shù)個(gè)柱狀部CL3位于沿著X方向的直線D5上。第3列CLA3的各第偶數(shù)個(gè)柱狀部CL3位于沿著X方向的直線D6上。第4列CLA4的各第奇數(shù)個(gè)柱狀部CL4位于沿著X方向的直線D7上。第4列CLA4的各第偶數(shù)個(gè)柱狀部CL4位于沿著X方向的直線D8上。另外，第1列CLA1～第4列CLA4的柱狀部CL1～CL4是從+X方向朝向-X方向依次配置。

在相鄰的柱狀部CL間，配置在直線D1上的柱狀部CL1與配置在直線D3上的柱狀部CL2的距離d1比配置在直線D1上的柱狀部CL1與配置在直線D2上的柱狀部CL1的距離d2短。在相鄰的柱狀部CL間，配置在直線D4上的柱狀部CL2與配置在直線D6上的柱狀部CL3的距離d3比配置在直線D4上的柱狀部CL2與配置在直線D3上的柱狀部CL2的距離d4、或配置在直線D6上的柱狀部CL3與配置在直線D5上的柱狀部CL3的距離d5短。在相鄰的柱狀部CL間，配置在直線D5上的柱狀部CL3與配置在直線D7上的柱狀部CL4的距離d6比配置在直線D5上的柱狀部CL3與配置在直線D6上的柱狀部CL3的距離d7短。距離d1～距離d7相當(dāng)于由將柱狀部的中心間連接起來的直線所決定的距離。另外，所謂“相鄰的柱狀部CL”相當(dāng)于柱狀部CL、與相對(duì)于該柱狀部CL排列在同一列的前后的柱狀部CL。而且，所謂“相鄰的柱狀部CL”相當(dāng)于柱狀部CL、與排列在相對(duì)于該柱狀部CL所排列的列為前后列的柱狀部CL且與該柱狀部CL之間的距離最近的柱狀部CL。

若以排列在第2列CLA2的第奇數(shù)個(gè)柱狀部CL2為例而進(jìn)行說明，則所謂相鄰的柱狀部CL相當(dāng)于第2列CLA2的第奇數(shù)個(gè)柱狀部CL2、與第奇數(shù)個(gè)柱狀部CL2前后的第偶數(shù)個(gè)柱狀部CL2。而且，所謂相鄰的柱狀部CL相當(dāng)于第2列CLA2的第奇數(shù)個(gè)柱狀部CL2、與和第奇數(shù)個(gè)柱狀部CL2分離距離d1而配置的第1列CLA1的柱狀部CL1。

第1列CLA1的各柱狀部CL1的中心C1并不位于沿著X方向的同一直線上。第2列CLA2的各柱狀部CL2的中心C2并不位于沿著X方向的同一直線上。第3列CLA3的各柱狀部CL3的中心C2并不位于沿著X方向的同一直線上。第4列CLA4的各柱狀部CL4的中心C4并不位于沿著X方向的同一直線上。例如，各柱狀部CL1～CL4是在X方向上呈Z字狀而排列。而且，柱狀部CL1～CL4是呈菱形格子狀等間距地排列。

第1列CLA1的各第奇數(shù)個(gè)柱狀部CL1的中心C1是相對(duì)于位于電極層WL上的基準(zhǔn)點(diǎn)P1向+Y方向偏移的點(diǎn)。第1列CLA1的各第偶數(shù)個(gè)柱狀部CL1的中心C1是相對(duì)于位于電極層WL上的基準(zhǔn)點(diǎn)P1向-Y方向偏移的點(diǎn)。第2列CLA2的各第奇數(shù)個(gè)柱狀部CL2的中心C2是相對(duì)于位于電極層WL上的基準(zhǔn)點(diǎn)P2向-Y方向偏移的點(diǎn)。第2列CLA2的各第偶數(shù)個(gè)柱狀部CL2的中心C2是相對(duì)于位于電極層WL上的基準(zhǔn)點(diǎn)P2向+Y方向偏移的點(diǎn)。第3列CLA3的各第奇數(shù)個(gè)柱狀部CL3的中心C3是相對(duì)于位于電極層WL上的基準(zhǔn)點(diǎn)P3向+Y方向偏移的點(diǎn)。第3列CLA3的各第偶數(shù)個(gè)柱狀部CL3的中心C3是相對(duì)于位于電極層WL上的基準(zhǔn)點(diǎn)P3向-Y方向偏移的點(diǎn)。第4列CLA4的各第奇數(shù)個(gè)柱狀部CL4的中心C4是相對(duì)于位于電極層WL上的基準(zhǔn)點(diǎn)P4向-Y方向偏移的點(diǎn)。第4列CLA4的各第偶數(shù)個(gè)柱狀部CL4的中心C4是相對(duì)于位于電極層WL上的基準(zhǔn)點(diǎn)P4向+Y方向偏移的點(diǎn)。

以下，對(duì)基準(zhǔn)點(diǎn)P1～基準(zhǔn)點(diǎn)P4的設(shè)定例進(jìn)行說明。

如圖6所示，沿著X方向配置的多根柱狀部CL11的列即第1列CLA11、沿著X方向配置的多根柱狀部CL12的列即第2列CLA12、多根柱狀部CL13的列即第3列CLA13、及多根柱狀部CL14的列即第4列CLA14形成在電極層WL。在于電極層WL形成有沿著X方向的直線的情況下，第1列CLA11的各柱狀部CL11的中心C11位于沿著X方向的直線D9上。第2列CLA12的各柱狀部CL12的中心C12位于沿著X方向的直線D10上。第3列CLA13的各柱狀部CL13的中心C13位于沿著X方向的直線D11上。第4列CLA14的各柱狀部CL14的中心C14位于沿著X方向的直線D12上。另外，第1列CLA11～第4列CLA14的柱狀部CL11～CL14是從+X方向朝向-X方向依次配置。

在圖6的柱狀部CL11～CL14的排列中，最密排列方向?yàn)閅方向、及相對(duì)于Y方向傾斜±30°所成的方向這3個(gè)方向。柱狀部CL11～CL14是呈正三角形格子狀等間距地排列。在該情況下，多個(gè)正三角形相交的交點(diǎn)相當(dāng)于中心C11～中心C14。

例如，在將基準(zhǔn)點(diǎn)P1～基準(zhǔn)點(diǎn)P4設(shè)定為格子體的交點(diǎn)的情況下，基準(zhǔn)點(diǎn)P1～基準(zhǔn)點(diǎn)P4分別相當(dāng)于中心C11～中心C14。例如，相當(dāng)于基準(zhǔn)點(diǎn)P1的中心C11相對(duì)于相當(dāng)于基準(zhǔn)點(diǎn)P2的中心C12而位于向-Y方向傾斜30°所成的方向上。相當(dāng)于基準(zhǔn)點(diǎn)P3的中心C13相對(duì)于相當(dāng)于基準(zhǔn)點(diǎn)P2的中心C12而位于向+Y方向傾斜30°所成的方向上。相當(dāng)于基準(zhǔn)點(diǎn)P4的中心C14相對(duì)于基準(zhǔn)點(diǎn)P2的中心C12而位于+Y方向上。

若如此設(shè)定基準(zhǔn)點(diǎn)P1～基準(zhǔn)點(diǎn)P4，則在圖4中，第1列CLA1的各第奇數(shù)個(gè)柱狀部CL1的中心C1是相對(duì)于圖6的第1列CLA11的各第奇數(shù)個(gè)柱狀部CL11的中心C11向+Y方向偏移的點(diǎn)。第1列CLA1的各第偶數(shù)個(gè)柱狀部CL1的中心C1是相對(duì)于圖6的第1列CLA11的各第偶數(shù)個(gè)柱狀部CL11的中心C11向-Y方向偏移的點(diǎn)。

而且，在圖4中，第2列CLA2的各第奇數(shù)個(gè)柱狀部CL2的中心C2是相對(duì)于圖6的第2列CLA12的各第奇數(shù)個(gè)柱狀部CL12的中心C12向-Y方向偏移的點(diǎn)。第2列CLA2的各第偶數(shù)個(gè)柱狀部CL2的中心C2是相對(duì)于圖6的第2列CLA12的各第偶數(shù)個(gè)柱狀部CL12的中心C12向+Y方向偏移的點(diǎn)。

而且，在圖4中，第3列CLA3的各第奇數(shù)個(gè)柱狀部CL3的中心C3是相對(duì)于圖6的第3列CLA13的各第奇數(shù)個(gè)柱狀部CL13的中心C13向+Y方向偏移的點(diǎn)。第3列CLA3的各第偶數(shù)個(gè)柱狀部CL3的中心C3是相對(duì)于圖6的第3列CLA13的各第偶數(shù)個(gè)柱狀部CL13的中心C13向-Y方向偏移的點(diǎn)。

而且，在圖4中，第4列CLA4的各第奇數(shù)個(gè)柱狀部CL4的中心C4是相對(duì)于圖6的第4列CLA14的各第奇數(shù)個(gè)柱狀部CL14的中心C14向-Y方向偏移的點(diǎn)。第4列CLA4的各第偶數(shù)個(gè)柱狀部CL4的中心C4是相對(duì)于圖6的第4列CLA工4的各第偶數(shù)個(gè)柱狀部CL14的中心C14向+Y方向偏移的點(diǎn)。

基準(zhǔn)點(diǎn)P1～基準(zhǔn)點(diǎn)P4到各柱狀部CL1～CL4的中心C1～C4的距離為任意距離。例如，如圖5所示，在第1列CLA1，可以使各第奇數(shù)個(gè)柱狀部CL1的中心C1相對(duì)于中心C11(基準(zhǔn)點(diǎn)P1)向+Y方向偏移距離d8而設(shè)置，使各第偶數(shù)個(gè)柱狀部CL1的中心C1相對(duì)于中心C11(基準(zhǔn)點(diǎn)P1)向-Y方向偏移距離d8而設(shè)置。在第2列CLA2～第4列CLA4，也可以使中心C2～C4相對(duì)于中心C12～C14(基準(zhǔn)點(diǎn)P2～P4)向+Y方向或-Y方向偏移距離d8而設(shè)置。另外，+Y方向的距離與-Y方向的距離也可以不同。并不限于+Y方向或-Y方向，也能以基準(zhǔn)點(diǎn)P1～基準(zhǔn)點(diǎn)P4為中心而使柱狀部CL1～CL4的中心C1～C4向指定方向偏移。

所述基準(zhǔn)點(diǎn)P1～基準(zhǔn)點(diǎn)P4的設(shè)定是一個(gè)例子?？梢詫㈦姌O層WL上的任意點(diǎn)設(shè)定為基準(zhǔn)點(diǎn)P1～基準(zhǔn)點(diǎn)P4。

在本實(shí)施方式中，柱狀部CL1～CL4的中心C1～C4是以相對(duì)于基準(zhǔn)點(diǎn)P1～基準(zhǔn)點(diǎn)P4向指定方向(例如，+Y方向或-Y方向)偏移的方式設(shè)置。由此，柱狀部CL1～CL4并不沿著X方向而配置。即，第1列CLA1～第4列CLA4各自并不沿著X方向而形成。

以下，對(duì)本實(shí)施方式的效果進(jìn)行說明。

在這里，在如圖6般以使中心C11～中心C14位于沿著X方向的直線上的方式將柱狀部CL11～CL14配置在電極層WL的情況下，襯底10的單面上會(huì)產(chǎn)生壓縮應(yīng)力或拉伸應(yīng)力等應(yīng)力，從而襯底10的應(yīng)變?cè)黾樱r底10大幅度翹曲。而且，在具有三維構(gòu)造的半導(dǎo)體存儲(chǔ)裝置中，電極層WL的數(shù)量越多，應(yīng)力越易于沿著單向施加。由此，襯底10的翹曲變大。而且，多個(gè)半導(dǎo)體存儲(chǔ)裝置是通過在具有襯底10的晶片上形成構(gòu)造體，并對(duì)晶片及構(gòu)造體進(jìn)行切割而制造。因此，這種大幅度的翹曲會(huì)使制造步驟中的精度劣化，妨礙制造裝置的穩(wěn)定運(yùn)轉(zhuǎn)，成為晶片的翹曲或破裂的原因。

另一方面，若如本實(shí)施方式般以不使中心C1～中心C4位于沿著X方向的直線上的方式配置柱狀部CL1～柱狀部CL4，則能夠?qū)㈦姌O層WL上產(chǎn)生的應(yīng)力的X方向的成分切斷。由此，能夠減小各電極層WL上產(chǎn)生的應(yīng)力，因此能夠抑制襯底10的翹曲而抑制晶片的翹曲或破裂。

(第2實(shí)施方式)

圖7是第2實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的俯視示意圖。

圖7是存儲(chǔ)單元陣列的俯視圖，且是表示電極層WL的柱狀部CL1～CL4的配置的圖。

本實(shí)施方式在電極層WL的柱狀部CL1～CL4的配置上與第1實(shí)施方式不同。本實(shí)施方式中的所述以外的構(gòu)成與第1實(shí)施方式相同。

如圖7所示，多根柱狀部CL1的列即第1列CLA1、多根柱狀部CL2的列即第2列CLA2、多根柱狀部CL3的列即第3列CLA3、及多根柱狀部CL4的列即第4列CLA4形成在電極層WL。在圖5中，第1列CLA1～第4列CLA4這4列形成在電極層WL，但并不限定于此。例如，可以形成2n(n為整數(shù)，且1≦n≦9)列柱狀部CL的列。

在于電極層WL形成有沿著X方向的直線的情況下，第1列CLA1的各第奇數(shù)個(gè)柱狀部CL1位于沿著X方向的直線D13上。第1列CLA1的各第偶數(shù)個(gè)柱狀部CL1位于沿著X方向的直線D14上。第2列CLA2的各第奇數(shù)個(gè)柱狀部CL2位于沿著X方向的直線D15上。第2列CLA2的各第偶數(shù)個(gè)柱狀部CL2位于沿著X方向的直線D16上。第3列CLA3的各第奇數(shù)個(gè)柱狀部CL3位于沿著X方向的直線D17上。第3列CLA3的各第偶數(shù)個(gè)柱狀部CL3位于沿著X方向的直線D18上。第4列CLA4的各第奇數(shù)個(gè)柱狀部CL4位于沿著X方向的直線D19上。第4列CLA4的各第偶數(shù)個(gè)柱狀部CL4位于沿著X方向的直線D20上。另外，第1列CLA1～第4列CLA4的柱狀部CL1～CL4是從+X方向朝向-X方向依次配置。

第1列CLA1的第奇數(shù)個(gè)柱狀部CL1、及第2列CLA2的第奇數(shù)個(gè)柱狀部CL2位于沿著Y方向的直線D21上。第1列CLA1的第偶數(shù)個(gè)柱狀部CL1、及第2列CLA2的第偶數(shù)個(gè)柱狀部CL2位于沿著Y方向的直線D22上。第3列CLA3的第奇數(shù)個(gè)柱狀部CL3、及第4列CLA4的第奇數(shù)個(gè)柱狀部CL4位于沿著Y方向的直線D23上。第3列CLA3的第偶數(shù)個(gè)柱狀部CL3、及第4列CLA4的第偶數(shù)個(gè)柱狀部CL4位于沿著Y方向的直線D24上。例如，直線D24、直線D22、直線D23及直線D21是從-X方向往+X方向依次位置。例如，在形成柱狀部CL的列的情況下，可以反復(fù)形成第1列CLA1～第4列CLA4。

第1列CLA1的各柱狀部CL1的中心C1并不位于沿著X方向的同一直線上。第2列CLA2的各柱狀部CL2的中心C2并不位于沿著X方向的同一直線上。第3列CLA3的各柱狀部CL3的中心C3并不位于沿著X方向的同一直線上。第4列CLA4的各柱狀部CL4的中心C4并不位于沿著X方向的同一直線上。例如，各柱狀部CL1～CL4是在X方向上呈Z字狀而排列。而且，柱狀部CL1～CL4是呈菱形格子狀等間距地排列。

在本實(shí)施方式中，柱狀部CL1～CL4并不沿著X方向而配置。即，第1列CLA11～第4列CLA14各自并不沿著X方向而形成。

以下，對(duì)本實(shí)施方式的效果進(jìn)行說明。

若如本實(shí)施方式般以不使中心C1～中心C4位于沿著X方向的直線上的方式配置柱狀部CL1～柱狀部CL4，則能夠?qū)㈦姌O層WL上產(chǎn)生的壓縮應(yīng)力或拉伸應(yīng)力等應(yīng)力的X方向的成分切斷。由此，能夠減小各電極層WL上產(chǎn)生的應(yīng)力，因此能夠抑制襯底10的翹曲而抑制晶片的翹曲或破裂。

(第3實(shí)施方式)

圖8是第3實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的俯視示意圖。

圖8是存儲(chǔ)單元陣列的俯視圖，且是表示電極層WL的柱狀部CL1～CL9的配置的圖。

在本實(shí)施方式中，表示的一個(gè)例子是，通過反復(fù)進(jìn)行第1實(shí)施方式的柱狀部CL1～CL4的配置，而將柱狀部CL1～CL9配置在電極層WL。

如圖8所示，多根柱狀部CL1的列即第1列CLA1、多根柱狀部CL2的列即第2列CLA2、多根柱狀部CL3的列即第3列CLA3、多根柱狀部CL4的列即第4列CLA4、多根柱狀部CL5的列即第5列CLA5、多根柱狀部CL6的列即第6列CLA6、多根柱狀部CL7的列即第7列CLA7、多根柱狀部CL8的列即第8列CLA8、及多根柱狀部CL9的列即第9列CLA9形成在電極層WL。

以下，對(duì)柱狀部CL1～CL4及柱狀部CL6～CL9的配置進(jìn)行敘述。

在于電極層WL形成有沿著X方向的直線的情況下，第1列CLA1的各第奇數(shù)個(gè)柱狀部CL1位于沿著X方向的直線D25上。第1列CLA1的各第偶數(shù)個(gè)柱狀部CL1位于沿著X方向的直線D26上。第2列CLA2的各第奇數(shù)個(gè)柱狀部CL2位于沿著X方向的直線D27上。第2列CLA2的各第偶數(shù)個(gè)柱狀部CL2位于沿著X方向的直線D28上。第3列CLA3的各第奇數(shù)個(gè)柱狀部CL3位于沿著X方向的直線D29上。第3列CLA3的各第偶數(shù)個(gè)柱狀部CL3位于沿著X方向的直線D30上。第4列CLA4的各第奇數(shù)個(gè)柱狀部CL4位于沿著X方向的直線D31上。第4列CLA4的各第偶數(shù)個(gè)柱狀部CL4位于沿著X方向的直線D32上。另外，第1列CLA1～第4列CLA4的柱狀部CL1～CL是從+X方向朝向-X方向依次配置。

第6列CLA6的各第奇數(shù)個(gè)柱狀部CL6位于沿著X方向的直線D33上。第6列CLA6的各第偶數(shù)個(gè)柱狀部CL6位于沿著X方向的直線D34上。第7列CLA7的各第奇數(shù)個(gè)柱狀部CL7位于沿著X方向的直線D35上。第7列CLA7的各第偶數(shù)個(gè)柱狀部CL7位于沿著X方向的直線D36上。第8列CLA8的各第奇數(shù)個(gè)柱狀部CL8位于沿著X方向的直線D37上。第8列CLA8的各第偶數(shù)個(gè)柱狀部CL8位于沿著X方向的直線D38上。第9列CLA9的各第奇數(shù)個(gè)柱狀部CL9位于沿著X方向的直線D39上。第9列CLA9的各第偶數(shù)個(gè)柱狀部CL9位于沿著X方向的直線D40上。另外，第6列CLA6～第9列CLA9的柱狀部CL6～CL9是從+X方向朝向-X方向依次配置。

第1列CLA1的各柱狀部CL1的中心C1并不位于沿著X方向的同一直線上。第2列CLA2的各柱狀部CL2的中心C2并不位于沿著X方向的同一直線上。第3列CLA3的各柱狀部CL3的中心C3并不位于沿著X方向的同一直線上。第4列CLA4的各柱狀部CL4的中心C4并不位于沿著X方向的同一直線上。第6列CLA6的各柱狀部CL6的中心C6并不位于沿著X方向的同一直線上。第7列CLA7的各柱狀部CL7的中心C7并不位于沿著X方向的同一直線上。第8列CLA8的各柱狀部CL8的中心C8并不位于沿著X方向的同一直線上。第9列CLA9的各柱狀部CL9的中心C9并不位于沿著X方向的同一直線上。

第1列CLA1的各第奇數(shù)個(gè)柱狀部CL1的中心C1是相對(duì)于位于電極層WL上的基準(zhǔn)點(diǎn)向+Y方向偏移的點(diǎn)。第1列CLA1的各第偶數(shù)個(gè)柱狀部CL1的中心C1是相對(duì)于位于電極層WL上的基準(zhǔn)點(diǎn)向-Y方向偏移的點(diǎn)。第2列CLA2的各第奇數(shù)個(gè)柱狀部CL2的中心C2是相對(duì)于位于電極層WL上的基準(zhǔn)點(diǎn)向-Y方向偏移的點(diǎn)。第2列CLA2的各第偶數(shù)個(gè)柱狀部CL2的中心C2是相對(duì)于位于電極層WL上的基準(zhǔn)點(diǎn)向+Y方向偏移的點(diǎn)。第3列CLA3的各第奇數(shù)個(gè)柱狀部CL3的中心C3是相對(duì)于位于電極層WL上的基準(zhǔn)點(diǎn)向+Y方向偏移的點(diǎn)。第3列CLA3的各第偶數(shù)個(gè)柱狀部CL3的中心C3是相對(duì)于位于電極層WL上的基準(zhǔn)點(diǎn)向-Y方向偏移的點(diǎn)。第4列CLA4的各第奇數(shù)個(gè)柱狀部CL4的中心C4是相對(duì)于位于電極層WL上的基準(zhǔn)點(diǎn)向-Y方向偏移的點(diǎn)。第4列CLA4的各第偶數(shù)個(gè)柱狀部CL4的中心C4是相對(duì)于位于電極層WL上的基準(zhǔn)點(diǎn)向+Y方向偏移的點(diǎn)。

第6列CLA6的各第奇數(shù)個(gè)柱狀部CL6的中心C6是相對(duì)于位于電極層WL上的基準(zhǔn)點(diǎn)向+Y方向偏移的點(diǎn)。第6列CLA6的各第偶數(shù)個(gè)柱狀部CL6的中心C6是相對(duì)于位于電極層WL上的基準(zhǔn)點(diǎn)向-Y方向偏移的點(diǎn)。第7列CLA7的各第奇數(shù)個(gè)柱狀部CL7的中心C7是相對(duì)于位于電極層WL上的基準(zhǔn)點(diǎn)向-Y方向偏移的點(diǎn)。第7列CLA7的各第偶數(shù)個(gè)柱狀部CL7的中心C7是相對(duì)于位于電極層WL上的基準(zhǔn)點(diǎn)向+Y方向偏移的點(diǎn)。第8列CLA8的各第奇數(shù)個(gè)柱狀部CL8的中心C8是相對(duì)于位于電極層WL上的基準(zhǔn)點(diǎn)向+Y方向偏移的點(diǎn)。第8列CLA8的各第偶數(shù)個(gè)柱狀部CL8的中心C8是相對(duì)于位于電極層WL上的基準(zhǔn)點(diǎn)向-Y方向偏移的點(diǎn)。第9列CLA9的各第奇數(shù)個(gè)柱狀部CL9的中心C9是相對(duì)于位于電極層WL上的基準(zhǔn)點(diǎn)向-Y方向偏移的點(diǎn)。第9列CLA9的各第偶數(shù)個(gè)柱狀部CL9的中心C9是相對(duì)于位于電極層WL上的基準(zhǔn)點(diǎn)向+Y方向偏移的點(diǎn)。

確定柱狀部CL1～CL4及CL6～CL9的位置的各基準(zhǔn)點(diǎn)可以設(shè)定為電極層WL上的任意點(diǎn)。例如，各基準(zhǔn)點(diǎn)為使第1列CLA1～第4列CLA4及第6列CLA6～第9列CLA9內(nèi)的各柱狀部CL1～CL4及CL6～CL9配置在沿著X方向形成的同一直線上的點(diǎn)。即，各基準(zhǔn)點(diǎn)是位于沿著X方向形成的直線上的點(diǎn)。

以下，對(duì)柱狀部CL5的配置進(jìn)行敘述。

第5列CLA5的各柱狀部CL5位于沿著X方向的直線DC上。柱狀部CL5是對(duì)半導(dǎo)體存儲(chǔ)裝置1的存儲(chǔ)動(dòng)作無用的部分(虛設(shè)部分)，且在該柱狀部CL5的上端并不與位線BL連接。即，在柱狀部CL5，不設(shè)置通道體20A、存儲(chǔ)膜21A、及芯絕緣部22A。柱狀部CL5既可以利用指定的膜等來填充其內(nèi)部，也可以為空隙等孔洞。

在本實(shí)施方式中，夾著第5列CLA5而在Y方向上反復(fù)形成第1列CLA1～第4列CLA4從而形成第1列CLA1～第9列CLA9。柱狀部CL1～CL4及柱狀部CL6～CL9并不沿著X方向而配置。即，第1列CLA1～第4列CLA4及第6列CLA6～第9列CLA9各自并不沿著X方向而形成。

以下，對(duì)本實(shí)施方式的效果進(jìn)行說明。

若如本實(shí)施方式般以不使中心C1～中心C4及中心C6～中心C9位于沿著X方向的直線上的方式配置柱狀部CL1～柱狀部CL9，則能夠?qū)㈦姌O層WL上產(chǎn)生的壓縮應(yīng)力或拉伸應(yīng)力等應(yīng)力的X方向的成分切斷。由此，能夠減小各電極層WL上產(chǎn)生的應(yīng)力，因此能夠抑制襯底10的翹曲而抑制晶片的翹曲或破裂。

以下，對(duì)半導(dǎo)體存儲(chǔ)裝置1的變化例進(jìn)行敘述。

(第4實(shí)施方式)

圖9是第4實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的立體示意圖。

圖10是第4實(shí)施方式的另一半導(dǎo)體存儲(chǔ)裝置的立體示意圖。

圖9及圖10是相當(dāng)于圖1的斜視圖，分別表示變化例的半導(dǎo)體存儲(chǔ)裝置100、110。

如圖9所示，半導(dǎo)體存儲(chǔ)裝置100若與半導(dǎo)體存儲(chǔ)裝置1比較，則進(jìn)而具有導(dǎo)電層50及絕緣層34。絕緣層34設(shè)置在襯底10之上。在絕緣層34內(nèi)，設(shè)置有未圖示的配線層及晶體管等電路元件。導(dǎo)電層50設(shè)置在絕緣層34之上。絕緣層30設(shè)置在導(dǎo)電層50之上。關(guān)于比絕緣層30靠上側(cè)的構(gòu)成，例如，與半導(dǎo)體存儲(chǔ)裝置1相同。另外，配線部LI經(jīng)由導(dǎo)電層50而與柱狀部CL電連接。

如圖10所示，半導(dǎo)體存儲(chǔ)裝置110若與半導(dǎo)體存儲(chǔ)裝置1比較，則在襯底10上，經(jīng)由絕緣層35而設(shè)置有背柵極BG。在背柵極BG上，經(jīng)由絕緣層30而設(shè)置有源極側(cè)選擇柵極SGS。

柱狀部CL例如與第1實(shí)施方式同樣地，具有通道體20A、存儲(chǔ)膜21A、及芯絕緣部22A。配線部LI沿著X方向及Z方向延伸，該配線部LI的下表面經(jīng)由設(shè)置在背柵極BG內(nèi)的連結(jié)部PC，而與柱狀部CL電連接。

連結(jié)部PC與柱狀部CL一體地設(shè)置，并沿著X方向及Y方向在背柵極BG內(nèi)延伸。在連結(jié)部PC，例如，一體地設(shè)置有多個(gè)柱狀部CL。另外，所謂“一體地設(shè)置”表示柱狀部CL中所使用的材料的一部分延伸到連結(jié)部PC。從而，在連結(jié)部PC的一部分，與柱狀部CL同樣地，設(shè)置有通道體20A、存儲(chǔ)膜21A及芯絕緣部22A。

以下，對(duì)實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的制造方法進(jìn)行說明。

首先，在于作為晶片的一部分的襯底10上形成交替地積層著絕緣層30及犧牲層的積層體之后，形成貫通積層體并到達(dá)襯底10的多個(gè)存儲(chǔ)孔。多個(gè)存儲(chǔ)孔例如是利用RIE(Reactive Ion Etching，反應(yīng)性離子蝕刻)法而形成。例如，使用指定掩模，以相鄰的存儲(chǔ)孔并不沿著X方向而配置的方式形成多個(gè)存儲(chǔ)孔。

接著，在存儲(chǔ)孔內(nèi)，依次形成存儲(chǔ)膜21A、通道體20A、及芯絕緣部22A。由此，形成柱狀部CL。

接著，在積層體上形成狹縫。繼而，在經(jīng)由狹縫而將犧牲層除去之后，在犧牲層已被除去的空洞內(nèi)形成導(dǎo)電層。由此，形成具有多個(gè)電極層WL、多個(gè)絕緣層30、源極側(cè)選擇柵極SGS、及漏極側(cè)選擇柵極SGD的積層體15。

接著，在于狹縫內(nèi)形成絕緣膜40之后，形成導(dǎo)電膜。由此，形成配線部LI。例如，在配線部LI間，配置柱狀部CL1～柱狀部CL4。柱狀部CL1～柱狀部CL4并不沿著X方向而配置。

接著，在于柱狀部CL之上形成接點(diǎn)部Cb及V1之后，形成位線BL。然后，對(duì)晶片及該晶片上所形成的構(gòu)造體進(jìn)行切割，單片化為多個(gè)半導(dǎo)體存儲(chǔ)裝置1。

以此方式，制造本實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置1。

根據(jù)以上所說明的實(shí)施方式，可以實(shí)現(xiàn)一種能夠減小各電極層上產(chǎn)生的應(yīng)力的半導(dǎo)體存儲(chǔ)裝置。

已對(duì)本發(fā)明的若干實(shí)施方式進(jìn)行了說明，但這些實(shí)施方式是作為例子而提出的，并非意圖限定發(fā)明的范圍。這些新穎的實(shí)施方式能以其他各種方式實(shí)施，且能夠在不脫離發(fā)明主旨的范圍內(nèi)進(jìn)行各種省略、替換、變更。這些實(shí)施方式及其變化包含在發(fā)明的范圍或主旨中，并且包含在權(quán)利要求書所記載的發(fā)明及其均等的范圍內(nèi)。