本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，特別涉及半導(dǎo)體技術(shù)領(lǐng)域中的集成電路封裝體及其制造方法。

背景技術(shù)：

在現(xiàn)有的集成電路封裝體中，對(duì)于使用封裝基板進(jìn)行的兩面模塊封裝，通常使用錫球(Solder Ball)、導(dǎo)電柱、柱狀凸起(Stud Bump)及堆疊凸起(Stacked Bump)等形成外部引腳或內(nèi)部引腳而與封裝基板電連接，并作為集成電路封裝體的對(duì)外信號(hào)傳輸端。但是，上述引腳結(jié)構(gòu)在應(yīng)用于時(shí)存在以下缺陷：

首先，在進(jìn)行回焊(reflow)結(jié)合期間，墊高的錫球或凸起容易發(fā)生脫落或塌陷的現(xiàn)象，從而造成集成電路封裝體中存在缺球或球高不一致等問題，因此，使用錫球的集成電路封裝體在生產(chǎn)過程中存在合格率及產(chǎn)品穩(wěn)定性偏低的缺陷。

其次，當(dāng)欲封裝的芯片是高功率芯片，例如功率放大器芯片時(shí)，此類集成電路封裝體在使用過程中容易產(chǎn)生大量的熱量，而以錫球?yàn)榇淼纳鲜鲆_與封裝基板的接觸面積小，不能提供良好的散熱，容易造成高功率芯片因過熱而燒毀。而且，由于熱量的不斷累積，封裝基板也容易出現(xiàn)熱變形(Warpage)的現(xiàn)象。

因此，業(yè)內(nèi)亟需對(duì)現(xiàn)有的此類集成電路封裝體及其制造方法進(jìn)行改進(jìn)，以解決現(xiàn)有技術(shù)所存在的問題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的之一在于提供一集成電路封裝體及其制造方法，其可解決現(xiàn)有技術(shù)存在的錫球脫落或塌陷、封裝基板熱變形等技術(shù)問題。

本發(fā)明的一實(shí)施例提供一集成電路封裝體。該集成電路封裝體包括：封裝基板，具有第一表面及第二表面，其中該第二表面上設(shè)有若干內(nèi)部引腳；第一芯片，設(shè)置于該封裝基板的該第一表面上；第一絕緣殼體，遮蔽該封裝基板的該第一表面及該第一芯片；第二芯片，設(shè)置于該封裝基板的該第二表面上，其中該第一芯片與該第二芯片分別經(jīng)配置以與該若干內(nèi)部引腳中的相應(yīng)者電連接；導(dǎo)線框架，設(shè)置于該封裝基板的該第二表面上，且經(jīng)配置以與該若干內(nèi)部引腳中各者電連接；以及第二絕緣殼體，至少遮蔽該封裝基板的該第二表面、該第二芯片、及該導(dǎo)線框架。

根據(jù)本發(fā)明的另一實(shí)施例，該導(dǎo)線框架包括具有容置該第二芯片的容置空間的芯片容置座，及經(jīng)配置以環(huán)繞排列于該芯片容置座的周圍的數(shù)個(gè)引腳。該若干內(nèi)部引腳是通過在該第二表面上刷錫膏而形成且與該導(dǎo)線框架實(shí)現(xiàn)電連接。該集成電路封裝體可進(jìn)一步包括設(shè)置于該封裝基板的該第一表面上的貼裝元件。該集成電路封裝體還可進(jìn)一步包括屏蔽金屬層，其經(jīng)配置以遮蔽該第一絕緣殼體的上表面及側(cè)壁、該封裝基板的側(cè)壁以及該第二絕緣殼體的側(cè)壁。該屏蔽金屬層是通過表面涂鍍工藝或表面濺鍍工藝形成。該第一芯片及該第二芯片為高功率芯片。

本發(fā)明的一實(shí)施例還提供一種集成電路封裝體的制造方法，該制造方法包括：提供封裝基板，該封裝基板具有第一表面及第二表面；在該第二表面上形成若干內(nèi)部引腳；將第一芯片設(shè)置于該封裝基板的該第一表面上，其中該第一芯片經(jīng)配置以與該若干內(nèi)部引腳中的相應(yīng)者電連接；注塑以形成遮蔽該封裝基板的該第一表面及該第一芯片的第一絕緣殼體；將第二芯片設(shè)置于該封裝基板的該第二表面上，其中該第二芯片經(jīng)配置以與該若干內(nèi)部引腳中的相應(yīng)者電連接；將導(dǎo)線框架設(shè)置于該封裝基板的該第二表面上，其中該導(dǎo)線框架經(jīng)預(yù)注塑處理且經(jīng)配置以與該若干內(nèi)部引腳中各者電連接；以及注塑以形成遮蔽該封裝基板的該第二表面、該第二芯片、及該導(dǎo)線框架的第二絕緣殼體。該預(yù)注塑處理包括注塑流程、刨刀挖制及模具壓印成型。

本發(fā)明實(shí)施例提供的集成電路封裝體及其制造方法，利用導(dǎo)線框架及若干內(nèi)部引腳取代如錫球、導(dǎo)電柱、柱狀凸起及凸起堆疊等傳統(tǒng)結(jié)構(gòu)，有效地避免了現(xiàn)有技術(shù)中存在的錫球脫落或塌陷、封裝基板熱變形等技術(shù)問題，特別適用于高功率芯片的封裝領(lǐng)域，提高了產(chǎn)品的品質(zhì)、可靠性及合格率。

附圖說明

圖1所示是根據(jù)本發(fā)明一實(shí)施例的集成電路封裝體的縱向剖面示意圖

圖2-8所示是根據(jù)本發(fā)明一實(shí)施例的集成電路封裝體制造方法的制程示意圖

具體實(shí)施方式

為更好的理解本發(fā)明的精神，以下結(jié)合本發(fā)明的部分優(yōu)選實(shí)施例對(duì)其作進(jìn)一步說明。

圖1是根據(jù)本發(fā)明的一個(gè)實(shí)施例的集成電路封裝體10的縱向剖面示意圖。

如圖1所示，根據(jù)本發(fā)明一個(gè)實(shí)施例的集成電路封裝體10包括封裝基板11、第一芯片13、第一絕緣殼體14、第二芯片15、導(dǎo)線框架16以及第二絕緣殼體17。其中，封裝基板11具有第一表面110及第二表面111，且第二表面111上設(shè)有若干內(nèi)部引腳12。第一芯片13及第二芯片15可為高功率芯片，其中第一芯片13設(shè)置于封裝基板11的第一表面110上，而第二芯片15設(shè)置于封裝基板11的第二表面111上，且第一芯片13與第二芯片15分別經(jīng)配置以與若干內(nèi)部引腳12中的相應(yīng)者電連接。第一絕緣殼體14遮蔽封裝基板11的第一表面110及第一芯片13。導(dǎo)線框架16設(shè)置于封裝基板11的第二表面111上，且經(jīng)配置以與若干內(nèi)部引腳12中各者電連接。第二絕緣殼體17至少遮蔽封裝基板11的第二表面111、第二芯片15、及導(dǎo)線框架16。

進(jìn)一步的，集成電路封裝體10的導(dǎo)線框架16包括芯片容置座18以及數(shù)個(gè)引腳19。其中，芯片容置座18具有第一表面181及第二表面182，第一表面181經(jīng)配置以形成用以容置第二芯片15的容置空間183(圖中除容置第二芯片15外還為第二絕緣殼體17的注塑材料所填充，可另外參見圖6)，而數(shù)個(gè)引腳19經(jīng)配置以環(huán)繞排列于芯片容置座18的周圍。

在本實(shí)施例中，集成電路封裝體10的若干內(nèi)部引腳12可經(jīng)印刷錫膏形成。

如圖1所示，在本實(shí)施例中，集成電路封裝體10還可進(jìn)一步包括貼裝元件21。貼裝元件21設(shè)置于封裝基板11的第一表面110上，且同樣被第一絕緣殼體14遮蔽。

此外，在本實(shí)施例中，集成電路封裝體10可進(jìn)一步包括屏蔽金屬層22以進(jìn)一步提高抗電磁干擾性能。屏蔽金屬層22可通過表面涂鍍工藝或表面濺鍍工藝形成，遮蔽第一絕緣殼體14的上表面、側(cè)壁、封裝基板11的側(cè)壁及第二絕緣殼體17的側(cè)壁。

本實(shí)施例在集成電路封裝體10中使用導(dǎo)線框架16和若干內(nèi)部引腳12代替錫球、導(dǎo)電柱等傳統(tǒng)引腳結(jié)構(gòu)可獲得諸多優(yōu)點(diǎn)：首先，導(dǎo)線框架16及若干內(nèi)部引腳12取代傳統(tǒng)的引腳結(jié)構(gòu)可有效避免墊高的錫球或凸起在回焊結(jié)合期間發(fā)生脫落或坍塌的現(xiàn)象，提升了產(chǎn)品的合格率及穩(wěn)定性。其次，導(dǎo)線框架16的芯片容置座18不僅為第二芯片15提供了容置空間183，還提供了較大的散熱面積。因而即使第二芯片15是高功率芯片，也可避免在工作狀態(tài)下因散熱不佳而導(dǎo)致其過熱燒毀，同時(shí)使封裝基板11避免因不斷積累的熱量而可能出現(xiàn)的熱變形現(xiàn)象。再者，導(dǎo)線框架16的尺寸以及其引腳19的位置可以針對(duì)集成電路封裝體10的尺寸和內(nèi)部引腳12的位置來設(shè)計(jì)，因而設(shè)計(jì)彈性大。相應(yīng)的，導(dǎo)線框架16可以適用于多種不同尺寸及結(jié)構(gòu)的集成電路封裝體10，尤其適用于在封裝基板11上進(jìn)行兩面模塊封裝的工藝。

圖2-圖8是根據(jù)本發(fā)明一實(shí)施例的集成電路封裝體制造方法的制程示意圖，該集成電路封裝體制造方法可制造圖1所示的集成電路封裝體10。

圖2所示是待封裝的封裝基板陣列20的縱向剖面示意圖。該待封裝的封裝基板陣列20包含若干個(gè)待封裝的封裝單元30，每一封裝單元30對(duì)應(yīng)封裝后的一集成電路封裝體10。因版面局限，圖2僅示出兩個(gè)待封裝的封裝單元30，圖3-8類似。每一封裝單元30包括封裝基板11，其具有第一表面110及第二表面111。通過打線等封裝手段將第一芯片13及貼裝元件21設(shè)置在封裝基板11的第一表面110上，從而使第一芯片13及貼裝元件21經(jīng)配置而可與封裝基板11電連接。

接著，如圖3所示，注塑形成遮蔽封裝基板11的第一表面110、第一芯片13及貼裝元件21等的第一絕緣殼體14，從而基本實(shí)現(xiàn)封裝基板11的第一表面110側(cè)的模塊封裝。以上封裝處理均是本領(lǐng)域公知常識(shí)，故此處不贅述。

在封裝基板11的第二表面111上依照內(nèi)部引腳12的設(shè)計(jì)要求印刷錫膏，以在第二表面111上形成如圖4所示的若干內(nèi)部引腳12。

如圖5所示，在封裝基板11的第二表面111上設(shè)置第二芯片15。如本領(lǐng)域技術(shù)人員所能理解的，此處可采用常見的倒裝貼片方式，故不贅述。

如圖6所述，在形成內(nèi)部引腳12且將第二芯片15安裝至封裝基板11的第二表面111上后，便可將預(yù)注塑的導(dǎo)線框架16固定到封裝基板11的第二表面111上。預(yù)注塑的導(dǎo)線框架16可先后經(jīng)過常規(guī)的注塑流程、刨刀挖制及模具壓印成型形成，此處不贅述。該導(dǎo)線框架16包括芯片容置座18以及數(shù)個(gè)引腳19，預(yù)注塑處理可使導(dǎo)線框架16的離散的芯片容置座18和引腳19固定在一起。芯片容置座18具有第一表面181及第二表面182，第一表面181經(jīng)配置以形成用以容置第二芯片15的容置空間183，而數(shù)個(gè)引腳19經(jīng)配置以環(huán)繞排列于芯片容置座18的周圍。可采用回焊方式將導(dǎo)線框架16的引腳19與封裝基板11的第二表面111上對(duì)應(yīng)內(nèi)部引腳12的錫膏焊接在一起，由此，第一芯片13、貼裝元件21及第二芯片15可分別與若干內(nèi)部引腳12中的相應(yīng)者電連接，進(jìn)而可通過該若干內(nèi)部引腳12經(jīng)導(dǎo)線框架16的引腳19與外部電路相連接。

如圖7所示，類似的，在封裝基板11的第二表面111上的電氣組件配置完成后可注塑以形成遮蔽封裝基板11的第二表面111、第二芯片15及導(dǎo)線框架16等的第二絕緣殼體17，從而保護(hù)封裝基板11的第二表面111上封裝的電氣元件及連接配置。對(duì)本領(lǐng)域技術(shù)人員而言，以上處理均是本領(lǐng)域公知常識(shí)，故此處不贅述。

接著與常規(guī)操作類似，如圖8所示，對(duì)封裝基板陣列20進(jìn)行切割以分離各封裝單元30。在本實(shí)施例中，為實(shí)現(xiàn)更好的屏蔽效果，可采用表面涂鍍工藝或表面濺鍍工藝形成屏蔽金屬層22，這需要切割后的每一封裝單元30中的具有接地配置的內(nèi)部引腳12外露于第二絕緣殼體17側(cè)壁。屏蔽金屬層22遮蔽第一絕緣殼體14的上表面及側(cè)壁、封裝基板11的側(cè)壁以及第二絕緣殼體17的側(cè)壁，進(jìn)而得到若干如圖1所示的集成電路封裝體10。

上述根據(jù)本發(fā)明一實(shí)施例的集成電路封裝體制造方法的制程不需要使用半切等特殊制程，避免了反復(fù)加工帶來的高成本，并且容易與形成屏蔽金屬層的制程相結(jié)合，從而實(shí)現(xiàn)對(duì)電磁干擾的屏蔽。

本發(fā)明的技術(shù)內(nèi)容及技術(shù)特點(diǎn)已揭示如上，然而熟悉本領(lǐng)域的技術(shù)人員仍可能基于本發(fā)明的教示及揭示而作種種不背離本發(fā)明精神的替換及修飾。因此，本發(fā)明的保護(hù)范圍應(yīng)不限于實(shí)施例所揭示的內(nèi)容，而應(yīng)包括各種不背離本發(fā)明的替換及修飾，并為本專利申請(qǐng)權(quán)利要求書所涵蓋。