技術(shù)領(lǐng)域

發(fā)明構(gòu)思涉及半導(dǎo)體芯片、包括所述半導(dǎo)體芯片的半導(dǎo)體封裝件和/或制造所述半導(dǎo)體芯片的方法，更具體地講，涉及具有硅通孔(TSV)結(jié)構(gòu)的半導(dǎo)體芯片、包括所述半導(dǎo)體芯片的半導(dǎo)體封裝件和/或制造具有TSV結(jié)構(gòu)的半導(dǎo)體芯片的方法。

背景技術(shù)：

隨著電子工業(yè)的迅速發(fā)展和用戶需求的提高，電子裝置正在變得越來(lái)越小型化和輕量化。除了小型化和輕量化之外，應(yīng)用于電子裝置的半導(dǎo)體封裝件還應(yīng)該具有相對(duì)高的性能和相對(duì)大的容量。為實(shí)現(xiàn)這樣的目標(biāo)，正在對(duì)具有TSV結(jié)構(gòu)的半導(dǎo)體芯片和包括該半導(dǎo)體芯片的半導(dǎo)體封裝件進(jìn)行不斷地研究和開發(fā)。

技術(shù)實(shí)現(xiàn)要素：

發(fā)明構(gòu)思提供了半導(dǎo)體芯片、包括該半導(dǎo)體芯片的半導(dǎo)體封裝件和/或制造該半導(dǎo)體芯片的方法，除了小型化和輕量化之外，還實(shí)現(xiàn)了相對(duì)高的性能和相對(duì)大的容量。

根據(jù)發(fā)明構(gòu)思的示例實(shí)施例，一種半導(dǎo)體芯片包括：半導(dǎo)體器件層，包括焊盤區(qū)域和單元區(qū)域，半導(dǎo)體器件層包括位于焊盤區(qū)域中的多個(gè)硅通孔(TSV)結(jié)構(gòu)；多條最上布線，位于半導(dǎo)體器件層上，所述多條最上布線以相等的距離布置在單元區(qū)域中，所述多條最上布線具有相同的寬度并且沿一個(gè)方向平行延伸；鈍化層，位于單元區(qū)域和焊盤區(qū)域中，鈍化層至少覆蓋單元區(qū)域中的所述多條最上布線的頂表面，鈍化層的位于單元區(qū)域中的頂表面具有波浪形狀；多個(gè)熱凸起，位于鈍化層上，所述多個(gè)熱凸起與所述多條最上布線電絕緣。

根據(jù)發(fā)明構(gòu)思的示例實(shí)施例，一種半導(dǎo)體封裝件包括：封裝基底和順序地堆疊在封裝基底上的多個(gè)半導(dǎo)體芯片，所述多個(gè)半導(dǎo)體芯片中的每個(gè)包括焊盤區(qū)域和單元區(qū)域，其中，所述多個(gè)半導(dǎo)體芯片中的每個(gè)包括：半導(dǎo)體器件層，包括位于焊盤區(qū)域中的多個(gè)硅通孔(TSV)結(jié)構(gòu)；多條最上布線，位于半導(dǎo)體器件層上，所述多條最上布線以相等的距離布置在單元區(qū)域中，所述多條最上布線具有相同的寬度并且沿一個(gè)方向平行延伸；多個(gè)焊盤，位于半導(dǎo)體器件層上，所述多個(gè)焊盤連接到位于焊盤區(qū)域中的所述多個(gè)TSV結(jié)構(gòu)；鈍化層，包括凸起孔，所述凸起孔暴露所述多個(gè)焊盤中的每個(gè)焊盤的頂表面的一部分，所述鈍化層至少覆蓋位于單元區(qū)域中的所述多條最上布線的頂表面；多個(gè)熱凸起，位于單元區(qū)域中的鈍化層上，所述多個(gè)熱凸起與所述多條最上布線電絕緣；多個(gè)信號(hào)凸起，位于焊盤區(qū)域中的鈍化層上，所述多個(gè)信號(hào)凸起通過(guò)凸起孔電連接到所述多個(gè)焊盤。

根據(jù)發(fā)明構(gòu)思的示例實(shí)施例，一種制造半導(dǎo)體芯片的方法包括：制備包括焊盤區(qū)域和單元區(qū)域的半導(dǎo)體器件層，半導(dǎo)體器件層包括位于焊盤區(qū)域中的多個(gè)硅通孔(TSV)結(jié)構(gòu)；在半導(dǎo)體器件層上形成多條最上布線，使得所述多條最上布線在單元區(qū)域中以相等的距離布置，所述多條最上布線沿一個(gè)方向平行延伸并且具有相同的寬度；在焊盤區(qū)域中形成多個(gè)焊盤，使得所述多個(gè)焊盤連接到位于焊盤區(qū)域中的所述多個(gè)TSV結(jié)構(gòu)；形成鈍化層以覆蓋所述多個(gè)焊盤中的每個(gè)焊盤的頂表面的至少一部分和位于單元區(qū)域中的所述多條最上布線，鈍化層包括具有臺(tái)階高度的頂表面；在鈍化層上形成掩模圖案，使得掩模圖案暴露所述多個(gè)焊盤中的每個(gè)焊盤的頂表面的所述至少一部分和鈍化層的一部分；在由掩模圖案暴露的所述多個(gè)焊盤中的每個(gè)焊盤的頂表面的所述至少一部分和鈍化層的所述部分上，形成柱層和初始焊料層。

根據(jù)發(fā)明構(gòu)思的示例實(shí)施例，一種包括焊盤區(qū)域和單元區(qū)域的半導(dǎo)體芯片包括：多個(gè)硅通孔(TSV)結(jié)構(gòu)，位于焊盤區(qū)域中；多條最上布線，位于單元區(qū)域中，所述多條最上布線形成半導(dǎo)體芯片的電路構(gòu)造的一部分，所述多條最上布線中的鄰近最上布線分隔開相同的距離，所述多條最上布線中的每條最上布線具有相同的寬度，所述多條最上布線沿一個(gè)方向平行延伸；鈍化層，位于單元區(qū)域和焊盤區(qū)域中，所述鈍化層至少覆蓋位于單元區(qū)域中的所述多條最上布線的頂表面，鈍化層的位于單元區(qū)域中的頂表面具有波浪形狀；多個(gè)熱凸起，位于鈍化層上，所述多個(gè)熱凸起與所述多條最上布線電絕緣；以及多個(gè)焊盤，位于焊盤區(qū)域中的半導(dǎo)體器件層上。

附圖說(shuō)明

通過(guò)下面結(jié)合附圖進(jìn)行的詳細(xì)描述，將會(huì)更清楚地理解發(fā)明構(gòu)思的示例實(shí)施例，在附圖中：

圖1是示意性示出根據(jù)示例實(shí)施例的半導(dǎo)體芯片的構(gòu)造的布局圖；

圖2是示意性示出根據(jù)示例實(shí)施例的半導(dǎo)體芯片的主體的構(gòu)造的平面圖；

圖3是示意性示出根據(jù)示例實(shí)施例的半導(dǎo)體芯片的主體的構(gòu)造的剖視圖；

圖4是示意性示出根據(jù)示例實(shí)施例的半導(dǎo)體芯片的主體的構(gòu)造的平面圖；

圖5是示意性示出根據(jù)示例實(shí)施例的半導(dǎo)體芯片的主體的構(gòu)造的平面圖；

圖6是用于描述包括在根據(jù)示例實(shí)施例的半導(dǎo)體芯片中的兩組布線的連接關(guān)系的概念圖；

圖7是示意性示出根據(jù)示例實(shí)施例的半導(dǎo)體芯片的構(gòu)造的剖視圖；

圖8是示意性示出根據(jù)示例實(shí)施例的半導(dǎo)體芯片的構(gòu)造的剖視圖；

圖9是示意性示出根據(jù)示例實(shí)施例的半導(dǎo)體芯片的構(gòu)造的剖視圖；

圖10、圖11、圖12、圖13、圖14和圖15是示出根據(jù)示例實(shí)施例的制造半導(dǎo)體芯片的方法的剖視圖；

圖16是示出包括根據(jù)示例實(shí)施例的半導(dǎo)體芯片的半導(dǎo)體封裝件的剖視圖；

圖17是示出包括根據(jù)示例實(shí)施例的半導(dǎo)體芯片的半導(dǎo)體封裝件的剖視圖；

圖18是示出包括根據(jù)示例實(shí)施例的半導(dǎo)體芯片的半導(dǎo)體封裝件的剖視圖；

圖19是示出根據(jù)示例實(shí)施例的半導(dǎo)體模塊的主體的構(gòu)造的平面圖；

圖20是示意性示出根據(jù)示例實(shí)施例的半導(dǎo)體封裝件的構(gòu)造的示圖；

圖21是示出包括根據(jù)示例實(shí)施例的半導(dǎo)體封裝件的電子系統(tǒng)的示圖。

具體實(shí)施方式

圖1是示意性示出根據(jù)示例實(shí)施例的半導(dǎo)體芯片10的構(gòu)造的布局圖。

參照?qǐng)D1，半導(dǎo)體芯片10可以包括焊盤區(qū)域PR和單元區(qū)域CR。例如，半導(dǎo)體芯片10可以是存儲(chǔ)半導(dǎo)體芯片。例如，存儲(chǔ)半導(dǎo)體芯片可以是易失性存儲(chǔ)半導(dǎo)體芯片，諸如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)或靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)等，或者非易失性存儲(chǔ)半導(dǎo)體芯片，諸如相變隨機(jī)存取存儲(chǔ)器(PRAM)、磁阻隨機(jī)存取存儲(chǔ)器(MRAM)、鐵電隨機(jī)存取存儲(chǔ)器(FRAM)或電阻隨機(jī)存取存儲(chǔ)器(RRAM)等。在一些示例實(shí)施例中，半導(dǎo)體芯片10可以是高帶寬存儲(chǔ)(HBM)DRAM。

當(dāng)半導(dǎo)體芯片10是存儲(chǔ)半導(dǎo)體芯片時(shí)，可以在單元區(qū)域CR中設(shè)置多個(gè)存儲(chǔ)單元(未示出)，所述單元區(qū)域CR是與焊盤區(qū)域PR不同的單獨(dú)區(qū)域。

電連接到鍵合焊盤PAD的多個(gè)貫穿電極(未示出)可以設(shè)置在焊盤區(qū)域PR中。焊盤區(qū)域PR可以具有一定的寬度并且可以在半導(dǎo)體芯片10的相對(duì)的兩個(gè)邊緣之間延伸。例如，焊盤區(qū)域PR的寬度可以是大約幾百μm。焊盤區(qū)域PR可以在長(zhǎng)軸方向上沿半導(dǎo)體芯片10的中心軸設(shè)置，但不限于此。在一些實(shí)施例中，焊盤區(qū)域PR可以在短軸方向上沿半導(dǎo)體芯片10的中心軸設(shè)置或者可以沿半導(dǎo)體芯片10的邊緣設(shè)置。

可以布置多個(gè)鍵合焊盤PAD，以在焊盤區(qū)域PR中形成具有列和行的矩陣。例如，幾百至幾千個(gè)鍵合焊盤PAD可以以矩陣的形式布置在焊盤區(qū)域PR中。在焊盤區(qū)域PR中，多個(gè)鍵合焊盤PAD可以按列方向上的幾十μm的一定節(jié)距和行方向上的幾十μm的一定節(jié)距來(lái)布置以形成矩陣。例如，多個(gè)鍵合焊盤PAD可以按列方向或行方向上的40μm至50μm的節(jié)距來(lái)布置以形成矩陣。例如，多個(gè)鍵合焊盤PAD可以具有邊長(zhǎng)為20μm至40μm的四邊形狀。

設(shè)置在焊盤區(qū)域PR中的多個(gè)鍵合焊盤PAD可以按圖1中的焊盤區(qū)域PR中示出的一個(gè)矩形來(lái)形成矩陣，但不限于此。例如，設(shè)置在焊盤區(qū)域PR中的多個(gè)鍵合焊盤PAD可以按彼此分隔開的偶數(shù)個(gè)四邊形(例如，兩個(gè)四邊形或者四個(gè)或更多個(gè)四邊形)形成矩陣。

在一些示例實(shí)施例中，可以基于例如標(biāo)準(zhǔn)(諸如JEDEC標(biāo)準(zhǔn))來(lái)限定半導(dǎo)體芯片10的焊盤區(qū)域PR的布置和/或焊盤區(qū)域PR中的多個(gè)鍵合焊盤PAD的布置。

圖2是示意性示出根據(jù)示例實(shí)施例的半導(dǎo)體芯片10的主體的構(gòu)造的平面圖。

參照?qǐng)D2，半導(dǎo)體芯片10可以包括焊盤區(qū)域PR和單元區(qū)域CR。多個(gè)鍵合焊盤PAD和設(shè)置在多個(gè)鍵合焊盤PAD中的每個(gè)上的信號(hào)凸起B(yǎng)P-S可以設(shè)置在焊盤區(qū)域PR中。信號(hào)凸起B(yǎng)P-S可以從外部供應(yīng)有用于對(duì)半導(dǎo)體芯片10進(jìn)行操作的控制信號(hào)、電源信號(hào)和接地信號(hào)中的至少一種。信號(hào)凸起B(yǎng)P-S可以從外部供應(yīng)有將被存儲(chǔ)在半導(dǎo)體芯片10中的數(shù)據(jù)信號(hào)。信號(hào)凸起B(yǎng)P-S可以向外部供應(yīng)存儲(chǔ)在半導(dǎo)體芯片10中的數(shù)據(jù)。

最上布線M3和設(shè)置在最上布線M3上的多個(gè)熱凸起B(yǎng)P-T可以設(shè)置在單元區(qū)域CR中。熱凸起B(yǎng)P-T可以將半導(dǎo)體芯片10的操作期間產(chǎn)生的熱量散發(fā)到外部。熱凸起B(yǎng)P-T可以不電連接到設(shè)置在半導(dǎo)體芯片10中并構(gòu)成半導(dǎo)體裝置的多個(gè)單體器件(individual device)。在一些示例實(shí)施例中，熱凸起B(yǎng)P-T可以與設(shè)置在半導(dǎo)體芯片10中的元件熱接觸以便被用作熱量傳遞和散發(fā)的路徑。

在本公開中，最上布線指的是多個(gè)水平面(level)中的布線之中的最上面的布線，最上布線形成半導(dǎo)體芯片10的電路構(gòu)造的一部分。例如，形成在半導(dǎo)體芯片10上以用于調(diào)整信號(hào)凸起B(yǎng)P-S的布置和節(jié)距的重分配布線基本上不應(yīng)用于半導(dǎo)體芯片10的電路構(gòu)造。因此，重分配布線不與這里定義的最上布線對(duì)應(yīng)。

在本公開中，描述了包括三層布線的半導(dǎo)體芯片，但不限于此。在其他示例實(shí)施例中，半導(dǎo)體裝置可以包括兩層或者四層或更多層布線。

在本公開中，描述了沒(méi)有設(shè)置重分配布線的情況，但示例實(shí)施例不限于此。例如，當(dāng)重分配布線未形成在半導(dǎo)體芯片10中時(shí)，多個(gè)鍵合焊盤PAD和最上布線M3可以一起形成并且可以設(shè)置在同一層上。例如，當(dāng)重分配布線形成在半導(dǎo)體芯片10中時(shí)，重分配布線可以設(shè)置在與設(shè)置有多個(gè)鍵合焊盤PAD和最上布線M3的層分開的另一層上。在這樣的情況下，信號(hào)凸起B(yǎng)P-S可以設(shè)置在通過(guò)多個(gè)鍵合焊盤PAD連接到重分配布線的連接焊盤上。在一些示例實(shí)施例中，如圖2中所示，多個(gè)鍵合焊盤PAD的區(qū)域可以比信號(hào)凸起B(yǎng)P-S的區(qū)域?qū)挕?/p>

多個(gè)鍵合焊盤PAD可以分別電連接到多個(gè)信號(hào)凸起B(yǎng)P-S。多個(gè)信號(hào)凸起B(yǎng)P-S均可以具有等于第一距離D1的水平寬度。多個(gè)信號(hào)凸起B(yǎng)P-S可以按第一節(jié)距P1布置。分別與多個(gè)信號(hào)凸起B(yǎng)P-S對(duì)應(yīng)的多個(gè)鍵合焊盤PAD均可以具有四邊形狀，該四邊形狀的邊長(zhǎng)的值大于第一距離D1。例如，當(dāng)?shù)谝痪嚯xD1為25μm時(shí)，多個(gè)鍵合焊盤PAD中的每個(gè)的邊長(zhǎng)可以是30μm。

最上布線M3可以與多個(gè)熱凸起B(yǎng)P-T電絕緣。例如，可以在最上布線M3與多個(gè)熱凸起B(yǎng)P-T之間設(shè)置鈍化層(圖3的150)以使最上布線M3與多個(gè)熱凸起B(yǎng)P-T電絕緣。

多條最上布線M3可以沿一個(gè)方向(例如，圖2的水平方向)平行地延伸。多條最上布線M3可以具有相同的寬度，即，第一寬度W1，并且可以按相等的距離布置。多條最上布線M3可以按等于第二寬度W2的節(jié)距布置。

多個(gè)熱凸起B(yǎng)P-T均可以具有等于第二距離D2的水平寬度。多個(gè)熱凸起B(yǎng)P-T可以按第二節(jié)距P2布置。第二距離D2可以具有等于或大于第一距離D1的值。第二節(jié)距P2可以具有等于或大于第一節(jié)距P1的值。在一些示例實(shí)施例中，第二距離D2和第一距離D1可以具有相同的值，第二節(jié)距P2可以具有近似第一節(jié)距P1的值的兩倍的值。

多條最上布線M3均可以具有第一寬度W1，多條最上布線M3可以在單元區(qū)域CR中具有等于第二寬度W2的節(jié)距并且可以沿一個(gè)方向(例如，圖2的水平方向)平行布置。在一些示例實(shí)施例中，多條最上布線M3均可以具有第一寬度W1，多條最上布線M3可以具有等于第二寬度W2的節(jié)距，多條最上布線M3可以設(shè)置在多個(gè)熱凸起B(yǎng)P-T下面和/或與多個(gè)熱凸起B(yǎng)P-T鄰近的位置處，多個(gè)熱凸起B(yǎng)P-T可以沿一個(gè)方向(例如，圖2的水平方向)平行延伸。在單元區(qū)域CR中，多條最上布線M3可以在未設(shè)置有多個(gè)熱凸起B(yǎng)P-T的位置處具有不同的寬度、不同的節(jié)距和/或不同的延伸方向。

多條最上布線M3中的一些可以從單元區(qū)域CR延伸到焊盤區(qū)域PR并且可以與鄰近的鍵合焊盤PAD分隔開并在鄰近的鍵合焊盤PAD之間延伸。

多條最上布線M3中的一些可以從單元區(qū)域CR延伸到焊盤區(qū)域PR。多條最上布線M3中的一些可以從單元區(qū)域CR延伸到焊盤區(qū)域PR并且可以連接到相應(yīng)的鍵合焊盤PAD。多條最上布線M3之中的連接到相應(yīng)鍵合焊盤PAD的布線可以被稱為連接布線M3-1和M3-2。

多個(gè)鍵合焊盤PAD中的一些可以連接到一條最上布線M3或多條最上布線M3。與多個(gè)鍵合焊盤PAD中的第二焊盤PAD-2連接的最上布線M3的數(shù)量可以比連接到第一焊盤PAD-1的最上布線M3的數(shù)量更多。例如，第一焊盤PAD-1可以連接到一條第一連接布線M3-1，第二焊盤PAD-2可以連接到第二連接布線M3-2。第二連接布線M3-2可以包括兩條或更多條最上布線M3。即，連接到第二焊盤PAD-2的兩條或更多條鄰近的最上布線M3(即，第二連接布線M3-2)可以彼此電連接以用作一條布線。彼此電連接以用作一條布線的第二連接布線M3-2中的至少一些可以在熱凸起B(yǎng)P-T下面延伸。

多個(gè)鍵合焊盤PAD中的一些可以不連接到最上布線M3。

圖3是示意性示出根據(jù)示例實(shí)施例的半導(dǎo)體芯片10的主體的構(gòu)造的剖視圖。

參照?qǐng)D3，半導(dǎo)體芯片10可以包括焊盤區(qū)域PR和單元區(qū)域CR。半導(dǎo)體芯片10可以包括半導(dǎo)體器件層100和設(shè)置在半導(dǎo)體器件層100上的多條最上布線M3。半導(dǎo)體芯片10的焊盤區(qū)域PR還可以包括設(shè)置在半導(dǎo)體器件層100上的鍵合焊盤PAD。

在本公開中，半導(dǎo)體器件層100可以包括：多個(gè)單體器件，在半導(dǎo)體芯片10中設(shè)置在多條最上布線M3的下面并且在半導(dǎo)體基底上構(gòu)成半導(dǎo)體裝置；多個(gè)元件，使多個(gè)單體器件電連接；層間絕緣層和布線間絕緣層，設(shè)置在多個(gè)元件之間。半導(dǎo)體器件層100還可以包括電連接到鍵合焊盤PAD的TSV結(jié)構(gòu)。將參照?qǐng)D7至圖9描述半導(dǎo)體器件層100的元件。

例如，半導(dǎo)體芯片10可以是存儲(chǔ)半導(dǎo)體芯片。在一些示例實(shí)施例中，半導(dǎo)體芯片10可以是具有TSV結(jié)構(gòu)的HBM DRAM。

鍵合焊盤PAD和多條最上布線M3可以一起形成并且可以設(shè)置在同一層上。在一些示例實(shí)施例中，鍵合焊盤PAD和多條最上布線M3可以形成為具有幾百nm至幾μm的厚度。

多條最上布線M3可以具有相同的寬度，即，第一寬度W1，并且可以按相等的距離布置。第一寬度W1可以是幾百nm。在一些示例實(shí)施例中，第一寬度W1可以是200nm至500nm。多條最上布線M3可以按等于第二寬度W2的節(jié)距布置。第二寬度W2可以具有大于第一寬度W1的值，在一些示例實(shí)施例中，第二寬度W2可以等于或小于1μm。

鈍化層150可以形成在鍵合焊盤PAD和多條最上布線M3上。鈍化層150可以包括暴露鍵合焊盤PAD的頂部的至少一部分的凸起孔150H。例如，鈍化層150可以由無(wú)機(jī)絕緣材料形成。在一些示例實(shí)施例中，鈍化層150可以由氧化硅形成。

鈍化層150可以具有幾百nm至幾μm的厚度。多條最上布線M3中的每條的形狀可以部分地轉(zhuǎn)移到鈍化層150的頂部，鈍化層150的頂部可以具有第一臺(tái)階高度R1。在一些示例實(shí)施例中，鈍化層150的頂部可以具有像波浪形狀的表面一樣地不斷重復(fù)的凹凸形狀，第一臺(tái)階高度R1可以是鈍化層150的頂部的波浪形狀的頂部與底部之間的高度。

第一臺(tái)階高度R1可以具有比多條最上布線M3中的每條最上布線的厚度小的值。第一臺(tái)階高度R1可以具有等于或小于100nm的值。

信號(hào)凸起B(yǎng)P-S可以在焊盤區(qū)域PR中設(shè)置在鍵合焊盤PAD上。信號(hào)凸起B(yǎng)P-S可以從外部供應(yīng)有用于對(duì)半導(dǎo)體芯片10進(jìn)行操作的控制信號(hào)、電源信號(hào)或接地信號(hào)中的至少一種。信號(hào)凸起B(yǎng)P-S可以從外部供應(yīng)有將存儲(chǔ)在半導(dǎo)體芯片10中的數(shù)據(jù)信號(hào)。信號(hào)凸起B(yǎng)P-S可以向外部供應(yīng)存儲(chǔ)在半導(dǎo)體芯片10中的數(shù)據(jù)。信號(hào)凸起B(yǎng)P-S可以通過(guò)凸起孔150H而電連接到鍵合焊盤PAD。凸起孔150H的直徑可以具有比信號(hào)凸起B(yǎng)P-S的寬度和鍵合焊盤PAD的寬度小的值。因此，信號(hào)凸起B(yǎng)P-S的底部的一部分可以與鍵合焊盤PAD接觸，所述底部的其余部分可以與鈍化層150接觸。

以鈍化層150位于最上布線M3上并且位于熱凸起B(yǎng)P-T與最上布線M3之間的方式設(shè)置在最上布線M3上的熱凸起B(yǎng)P-T可以設(shè)置在單元區(qū)域CR中。熱凸起B(yǎng)P-T可以將半導(dǎo)體芯片10的操作期間產(chǎn)生的熱量散發(fā)到外部。熱凸起B(yǎng)P-T可以通過(guò)鈍化層150來(lái)與最上布線M3電絕緣。熱凸起B(yǎng)P-T可以不連接到被設(shè)置在半導(dǎo)體芯片10的半導(dǎo)體器件層100上并構(gòu)成半導(dǎo)體裝置的多個(gè)單體器件。在一些示例實(shí)施例中，熱凸起B(yǎng)P-T可以與設(shè)置在半導(dǎo)體器件層100中的元件熱接觸以便被用作熱量傳遞和散發(fā)的路徑。

信號(hào)凸起B(yǎng)P-S和熱凸起B(yǎng)P-T均可以包括柱層162和設(shè)置在柱層162上的焊料層164。柱層162可以由例如銅(Cu)、鎳(Ni)和/或金(Au)等形成。柱層162可以由例如從Cu、Ni和Au或其合金之中選擇的一種金屬形成或者可以具有包括從Cu、Ni和Au之中選擇的多種金屬的多層結(jié)構(gòu)。柱層162可以通過(guò)電鍍工藝形成。

焊料層164可以包括錫(Sn)和銀(Ag)的合金，并且根據(jù)情況，可以向焊料層164中添加銅(Cu)、鈀(Pd)、鉍(Bi)和/或銻(Sb)等?？梢孕纬沙跏嫉暮噶蠈樱缓?，可以通過(guò)熱處理來(lái)使焊料層164形成為具有凸出的形狀?？梢酝ㄟ^(guò)電鍍工藝來(lái)形成初始的焊料層。在一些示例實(shí)施例中，柱層162和初始的焊料層均可以通過(guò)單獨(dú)的電鍍工藝形成。

信號(hào)凸起B(yǎng)P-S和熱凸起B(yǎng)P-T可以一起形成，并且信號(hào)凸起B(yǎng)P-S的上端和熱凸起B(yǎng)P-T的上端可以具有同一水平面(level)。

熱凸起B(yǎng)P-T的底部，即，構(gòu)成熱凸起B(yǎng)P-T的柱層的底部可以與鈍化層150的頂部接觸。因此，熱凸起B(yǎng)P-T的底部可以具有與鈍化層150的頂部對(duì)應(yīng)的諸如波浪形狀的表面的凹凸形狀。

在形成信號(hào)凸起B(yǎng)P-S和熱凸起B(yǎng)P-T的光刻工藝中，因?yàn)橛勺钌喜季€M3造成的臺(tái)階高度和/或因?yàn)殁g化層位于單元區(qū)域CR中的頂部的形狀，導(dǎo)致在照相曝光(photo exposure)中會(huì)發(fā)生反射。這里，當(dāng)多條最上布線M3中的至少一些最上布線具有不同的寬度或者以不同的間隔布置時(shí)，在鈍化層150的頂部發(fā)生漫反射(diffuse reflection)，由于該原因，熱凸起B(yǎng)P-T的形狀異常地形成。當(dāng)熱凸起B(yǎng)P-T的形狀由于漫反射而異常地形成時(shí)，在信號(hào)凸起B(yǎng)P-S與熱凸起B(yǎng)P-T之間出現(xiàn)高度差。當(dāng)在信號(hào)凸起B(yǎng)P-S與熱凸起B(yǎng)P-T之間出現(xiàn)高度差時(shí)，在信號(hào)凸起B(yǎng)P-S和熱凸起B(yǎng)P-T的至少一部分中出現(xiàn)接觸缺陷。因此，半導(dǎo)體芯片10不能正常地操作，或者從半導(dǎo)體芯片10產(chǎn)生的熱量不能正常地散發(fā)。

例如，當(dāng)在鈍化層150上進(jìn)一步形成用于抵消鈍化層150的頂部的臺(tái)階高度的包括諸如光敏聚酰亞胺(PSPI)等的有機(jī)絕緣材料的保護(hù)層，以便防止在照相曝光中發(fā)生漫反射時(shí)，半導(dǎo)體芯片10的厚度增大，并且會(huì)由于保護(hù)層與半導(dǎo)體器件層100之間的熱膨脹系數(shù)差異而在半導(dǎo)體芯片10中出現(xiàn)翹曲。即使在這種情況下，也會(huì)在信號(hào)凸起B(yǎng)P-S和熱凸起B(yǎng)P-T的至少一些中出現(xiàn)接觸缺陷，因此，半導(dǎo)體芯片10不會(huì)正常地操作，或者從半導(dǎo)體芯片10產(chǎn)生的熱量不會(huì)正常地散發(fā)。

然而，在根據(jù)示例實(shí)施例的半導(dǎo)體芯片10中，多條最上布線M3可以在單元區(qū)域RC中具有相同的寬度并且可以按相等的距離布置，因此，鈍化層150的頂部可以具有不斷重復(fù)的波浪的表面形狀，從而減輕或防止在照相曝光中發(fā)生漫反射。因此，正常地形成熱凸起B(yǎng)P-T的形狀，可以減輕或防止在半導(dǎo)體芯片10中出現(xiàn)翹曲。因此，信號(hào)凸起B(yǎng)P-S的上端和熱凸起B(yǎng)P-T的上端可以具有同一水平面。因此，可以減輕或防止在信號(hào)凸起B(yǎng)P-S和熱凸起B(yǎng)P-T中出現(xiàn)接觸缺陷，從而確保半導(dǎo)體芯片10的可靠性和/或有效地散發(fā)從半導(dǎo)體芯片10產(chǎn)生的熱量。

圖4是示意性示出根據(jù)示例實(shí)施例的半導(dǎo)體芯片10a的主體的構(gòu)造的平面圖。在參照?qǐng)D4提供的描述中，可以省略與上面參照?qǐng)D1至圖3描述的細(xì)節(jié)相似或相同的細(xì)節(jié)，并且同樣的附圖標(biāo)記表示同樣的元件。

參照?qǐng)D4，半導(dǎo)體芯片10a可以包括焊盤區(qū)域PR和單元區(qū)域CR。多個(gè)鍵合焊盤PAD以及設(shè)置在多個(gè)鍵合焊盤PAD上的信號(hào)凸起B(yǎng)P-S可以設(shè)置在焊盤區(qū)域PR中。最上布線M3和設(shè)置在最上布線M3上的多個(gè)熱凸起B(yǎng)P-Ta可以設(shè)置在單元區(qū)域CR中。

多個(gè)鍵合焊盤PAD可以分別電連接到多個(gè)信號(hào)凸起B(yǎng)P-S。多個(gè)信號(hào)凸起B(yǎng)P-S均可以具有等于第一距離D1的水平寬度。多個(gè)信號(hào)凸起B(yǎng)P-S可以按第一節(jié)距P1布置。分別與多個(gè)信號(hào)凸起B(yǎng)P-S對(duì)應(yīng)的多個(gè)鍵合焊盤PAD均可以具有邊長(zhǎng)的值大于第一距離D1的四邊形狀。

最上布線M3可以與多個(gè)熱凸起B(yǎng)P-Ta電絕緣。例如，可以在最上布線M3與多個(gè)熱凸起B(yǎng)P-Ta之間設(shè)置鈍化層(圖3的150)以使最上布線M3與多個(gè)熱凸起B(yǎng)P-Ta電絕緣。

多條最上布線M3可以沿一個(gè)方向(例如，圖4的水平方向)平行延伸。多條最上布線M3可以具有相同的寬度，即，第一寬度W1，并且可以按相等的距離布置。多條最上布線M3可以按等于第二寬度W2的節(jié)距布置。

多個(gè)熱凸起B(yǎng)P-Ta均可以具有等于第二距離D2a的寬度。多個(gè)熱凸起B(yǎng)P-Ta可以按第二節(jié)距P2a布置。第二距離D2a可以具有等于或大于第一距離D1的值。第二節(jié)距P2a可以具有等于或大于第一節(jié)距P1的值。在一些示例實(shí)施例中，第二距離D2a和第一距離D1可以具有相同的值，第二節(jié)距P2a可以具有與第一節(jié)距P1的值相同的值。

多條最上布線M3均可以具有相同的第一寬度W1，多條最上布線M3可以在單元區(qū)域CR中具有等于第二寬度W2的節(jié)距并可以沿一個(gè)方向(例如，圖4的水平方向)平行布置。在一些示例實(shí)施例中，多條最上布線M3均可以具有第一寬度W1，多條最上布線M3可以具有等于第二寬度W2的節(jié)距，多條最上布線M3可以設(shè)置在多個(gè)熱凸起B(yǎng)P-Ta下面和/或與多個(gè)熱凸起B(yǎng)P-Ta鄰近的位置處，多個(gè)熱凸起B(yǎng)P-Ta可以沿一個(gè)方向(圖4的水平方向)平行延伸。在單元區(qū)域CR中，多條最上布線M3可以在未設(shè)置有多個(gè)熱凸起B(yǎng)P-Ta的位置處具有不同的寬度、不同的節(jié)距和/或不同的延伸方向。

多條最上布線M3中的一些可以從單元區(qū)域CR延伸到焊盤區(qū)域PR并且可以與鄰近的鍵合焊盤PAD分隔開并在鄰近的鍵合焊盤PAD之間延伸。

多條最上布線M3中的一些可以從單元區(qū)域CR延伸到焊盤區(qū)域PR。多條最上布線M3中的一些可以從單元區(qū)域CR延伸到焊盤區(qū)域PR并且可以連接到相應(yīng)的鍵合焊盤PAD。多條最上布線M3之中的連接到相應(yīng)鍵合焊盤PAD的布線可以被稱為連接布線M3-1和M3-2。

多個(gè)鍵合焊盤PAD中的一些可以連接到一條最上布線M3或多條最上布線M3。與多個(gè)鍵合焊盤PAD中的第二焊盤PAD-2連接的最上布線M3的數(shù)量可以比連接到第一焊盤PAD-1的最上布線M3的數(shù)量更多。連接到第二焊盤PAD-2的兩條或更多條鄰近的最上布線M3(例如，第二連接布線M3-2)可以彼此電連接以用作一條布線。彼此電連接以用作一條布線的第二連接布線M3-2中的至少一些可以在熱凸起B(yǎng)P-Ta下面延伸。

多個(gè)鍵合焊盤PAD中的一些可以不連接到最上布線M3。

圖5是示意性示出根據(jù)示例實(shí)施例的半導(dǎo)體芯片10b的主體的構(gòu)造的平面圖。在參照?qǐng)D5提供的描述中，可以省略與上面參照?qǐng)D1至圖4描述的細(xì)節(jié)相似或相同的細(xì)節(jié)，并且同樣的附圖標(biāo)記表示同樣的元件。

參照?qǐng)D5，半導(dǎo)體芯片10b可以包括焊盤區(qū)域PR和單元區(qū)域CR。多個(gè)鍵合焊盤PAD以及設(shè)置在多個(gè)鍵合焊盤PAD中的每個(gè)上的信號(hào)凸起B(yǎng)P-S可以設(shè)置在焊盤區(qū)域PR中。最上布線M3和設(shè)置在最上布線M3上的多個(gè)熱凸起B(yǎng)P-Tb可以設(shè)置在單元區(qū)域CR中。

多個(gè)鍵合焊盤PAD可以分別電連接到多個(gè)信號(hào)凸起B(yǎng)P-S。多個(gè)信號(hào)凸起B(yǎng)P-S均可以具有等于第一距離D1的水平寬度。多個(gè)信號(hào)凸起B(yǎng)P-S可以按第一節(jié)距P1布置。分別與多個(gè)信號(hào)凸起B(yǎng)P-S對(duì)應(yīng)的多個(gè)鍵合焊盤PAD均可以具有邊長(zhǎng)的值大于第一距離D1的四邊形狀。

最上布線M3可以與多個(gè)熱凸起B(yǎng)P-Tb電絕緣。例如，可以在最上布線M3與多個(gè)熱凸起B(yǎng)P-Tb之間設(shè)置鈍化層(圖3的150)以使最上布線M3與多個(gè)熱凸起B(yǎng)P-Tb電絕緣。

多條最上布線M3可以沿一個(gè)方向(例如，圖5的水平方向)平行地延伸。多條最上布線M3可以具有相同的寬度，即，第一寬度W1，并且可以按相等的距離布置。多條最上布線M3可以按等于第二寬度W2的節(jié)距布置。

多個(gè)熱凸起B(yǎng)P-Tb均可以具有等于第二距離D2b的寬度。多個(gè)熱凸起B(yǎng)P-Tb可以按第二節(jié)距P2b布置。第二距離D2b可以具有等于或大于第一距離D1的值。第二節(jié)距P2b可以具有等于或大于第一節(jié)距P1的值。在一些示例實(shí)施例中，第二距離D2b可以具有近似第一距離D1的值的兩倍的值，第二節(jié)距P2b可以具有近似第一節(jié)距P1的值的兩倍的值。

多條最上布線M3均可以具有第一寬度W1，多條最上布線M3可以在單元區(qū)域CR中具有等于第二寬度W2的節(jié)距并且可以沿一個(gè)方向(例如，圖5的水平方向)平行布置。在一些示例實(shí)施例中，多條最上布線M3均可以具有第一寬度W1，多條最上布線M3可以具有等于第二寬度W2的節(jié)距，多條最上布線M3可以設(shè)置在多個(gè)熱凸起B(yǎng)P-Tb下面和/或與多個(gè)熱凸起B(yǎng)P-Tb鄰近的位置處，多個(gè)熱凸起B(yǎng)P-Tb可以沿一個(gè)方向(例如，圖5的水平方向)平行延伸。在單元區(qū)域CR中，多條最上布線M3可以在未設(shè)置有多個(gè)熱凸起B(yǎng)P-Tb的位置處具有不同的寬度、不同的節(jié)距和/或不同的延伸方向。

多條最上布線M3中的一些可以從單元區(qū)域CR延伸到焊盤區(qū)域PR并且可以與鄰近的鍵合焊盤PAD分隔開并在鄰近的鍵合焊盤PAD之間延伸。

多條最上布線M3中的一些可以從單元區(qū)域CR延伸到焊盤區(qū)域PR。多條最上布線M3中的一些可以從單元區(qū)域CR延伸到焊盤區(qū)域PR并且可以連接到相應(yīng)的鍵合焊盤PAD。多條最上布線M3之中的連接到相應(yīng)鍵合焊盤PAD的布線可以被稱為連接布線M3-1和M3-2。

多個(gè)鍵合焊盤PAD中的一些可以連接到一條最上布線M3或多條最上布線M3。與多個(gè)鍵合焊盤PAD中的第二焊盤PAD-2連接的最上布線M3的數(shù)量可以比連接到第一焊盤PAD-1的最上布線M3的數(shù)量更多。連接到第二焊盤PAD-2的兩條或更多條鄰近的最上布線M3(例如，第二連接布線M3-2)可以彼此電連接以用作一條布線。彼此電連接以用作一條布線的第二連接布線M3-2中的至少一些可以在熱凸起B(yǎng)P-Tb下面延伸。

多個(gè)鍵合焊盤PAD中的一些可以不連接到最上布線M3。

圖6是用于描述包括在根據(jù)示例實(shí)施例的半導(dǎo)體芯片中的兩組布線的連接關(guān)系的概念圖。

參照?qǐng)D6，多條最上布線M3可以沿一個(gè)方向(圖6的水平方向)平行延伸。多條最上布線M3可以具有相同的寬度，即，第一寬度W1，并且可以按相等的距離布置。多條最上布線M3可以按等于第二寬度W2的節(jié)距布置。

多條下布線M2可以在多條最上布線M3下面沿一個(gè)方向(圖6的豎直方向)平行延伸。多條下布線M2中的至少一些可以具有不同的寬度。

多條最上布線M3中的一些均可以通過(guò)布線通孔MV電連接到下布線M2中的相應(yīng)布線，所述布線通孔MV設(shè)置在最上布線M3中的相應(yīng)布線與下布線M2中的相應(yīng)布線之間。多條最上布線M3之中連接到下布線M2中的相應(yīng)布線的布線可以被稱為連接布線M3-1a和M3-2a。

多條下布線M2中的一些可以連接到最上布線M3中相應(yīng)的一條或更多條最上布線。與多條下布線M2中的第二下布線M2-2連接的最上布線M3的數(shù)量可以比連接到第一下布線M2-1的最上布線M3的數(shù)量更多。例如，第一下布線M2-1可以連接到一條第一連接布線M3-1a，第二下布線M2-2可以連接到第二連接布線M3-2a。第二連接布線M3-2a可以由兩條或更多條的最上布線M3構(gòu)成。即，最上布線M3中的連接到第二下布線M2-2的兩條或更多條鄰近的布線(例如，第二連接布線M3-2a)可以彼此電連接，以用作一條布線。第二連接布線M3-2a中的彼此電連接以用作一條布線的至少一些布線可以在熱凸起(圖3至圖5的BP-T、BP-Ta和BP-Tb)的下面延伸。

多條下布線M2中的一些可以不連接到最上布線M3。

參照?qǐng)D2、圖4、圖5和圖6，多條最上布線M3中的一些布線可以電連接到一個(gè)鍵合焊盤PAD或者兩個(gè)或更多個(gè)鍵合焊盤PAD，或者可以電連接到下布線M2中的一條布線或者下布線M2中的兩條或更多條布線。在一些示例實(shí)施例中，多條最上布線M3中的一些可以電連接到鍵合焊盤PAD中的一個(gè)、兩個(gè)或更多個(gè)，或者多條最上布線M3中的其他一些可以電連接到下布線M2中的一條或者下布線M2中的兩條或更多條。

多條最上布線M3中一些可以是未電連接到鍵合焊盤PAD和下布線M2的虛設(shè)布線。

在一些示例實(shí)施例中，多條下布線M2可以具有相同的寬度，可以按相等的距離布置，可以按具有相同的節(jié)距的狀態(tài)延伸，并且與多條最上布線M3相似，多條下布線M2中的兩條或更多條可以彼此電連接以用作一條布線。

參照?qǐng)D2和圖6，多條最上布線M3可以沿一個(gè)方向(圖2至圖6的水平方向)平行延伸。多條最上布線M3可以具有相同的寬度，即，第一寬度W1，并且可以按相等的距離布置。多條最上布線M3可以按與第二寬度W2相等的節(jié)距布置。

在一些示例實(shí)施例中，最上布線M3中的一些鄰近的布線可以電連接到一個(gè)鍵合焊盤PAD和/或一條下布線M2以用作一條布線。最上布線M3中的彼此電連接以用作一條布線的一些鄰近布線可以在熱凸起B(yǎng)P-T、BP-Ta和BP-Tb的下面延伸。在一些示例實(shí)施例中，可以改變與一個(gè)鍵合焊盤PAD和/或一條下布線M2電連接的最上布線M3的數(shù)量。與一個(gè)鍵合焊盤PAD和/或一條下布線M2電連接的最上布線M3的數(shù)量可以是二、三或更多條。多條最上布線M3中的一些可以是與一個(gè)鍵合焊盤PAD和/或一條下布線M2電絕緣的虛設(shè)布線。

例如，在多條最上布線M3之中的用于傳遞電源信號(hào)和/或接地信號(hào)的第一組最上布線M3中，第一組可以包括數(shù)量相對(duì)多的最上布線M3，包括在第一組中的最上布線M3可以電連接到一個(gè)鍵合焊盤PAD和/或一條下布線M2以用作一條布線。例如，在多條最上布線M3之中的用于傳遞控制信號(hào)和/或數(shù)據(jù)信號(hào)的第二組最上布線M3中，第二組可以包括數(shù)量相對(duì)少的最上布線M3，包括在第二組中的最上布線M3可以電連接到一個(gè)鍵合焊盤PAD和/或一條下布線M2以用作一條布線。

即，在根據(jù)示例實(shí)施例的半導(dǎo)體芯片10、10a或10b中，多條最上布線M3均具有相同的寬度W1，并且多條最上布線被布置為具有第二寬度W2的節(jié)距。此外，可以通過(guò)不同地改變電連接到一個(gè)鍵合焊盤PAD和/或一條下布線M2的最上布線M3的數(shù)量來(lái)提供各種信號(hào)期望的電特性。

圖7是示意性示出根據(jù)示例實(shí)施例的半導(dǎo)體芯片10-1的構(gòu)造的剖視圖。

參照?qǐng)D7，半導(dǎo)體芯片10-1可以包括焊盤區(qū)域PR和器件區(qū)域(或者可選擇地，單元區(qū)域)CR。半導(dǎo)體芯片10-1可以包括半導(dǎo)體基底120、前端制程(front-end-of-line,FEOL)結(jié)構(gòu)130和后端制程(back-end-of-line,BEOL)結(jié)構(gòu)140。

設(shè)置在半導(dǎo)體芯片10-1的焊盤區(qū)域PR中的TSV結(jié)構(gòu)30可以設(shè)置在穿過(guò)FEOL 130和半導(dǎo)體基底120的通孔30H中。通孔絕緣層40可以設(shè)置在半導(dǎo)體基底120與TSV結(jié)構(gòu)30之間以及FEOL結(jié)構(gòu)130與TSV結(jié)構(gòu)30之間。

TSV結(jié)構(gòu)30可以包括導(dǎo)電塞32和導(dǎo)電阻擋層34，導(dǎo)電塞32穿過(guò)半導(dǎo)體基底120和FEOL結(jié)構(gòu)130，導(dǎo)電阻擋層34圍繞導(dǎo)電塞32。例如，導(dǎo)電塞32可以包括Cu或鎢(W)。例如，導(dǎo)電塞32可以包括Cu、CuSn、CuMg、CuNi、CuZn、CuPd、CuAu、CuRe、CuW、W或W合金，但不限于此。例如，導(dǎo)電塞32可以包括鋁(Al)、金(Au)、鈹(Be)、鉍(Bi)、鈷(Co)、Cu、鉿(HF)、銦(IN)、錳(Mn)、鉬(Mo)、Ni、鉛(Pb)、鈀(Pd)、鉑(Pt)、銠(Rh)、錸(Re)、釕(Ru)、鉭(Ta)、碲(Te)、鈦(Ti)、W、鋅(Zn)和鋯(Zr)中的一種或更多種，并且可以包括一層或更多層的堆疊結(jié)構(gòu)。導(dǎo)電阻擋層34可以包括從W、WN、WC、Ti、TiN、Ta、TaN、Ru、Co、Mn、WN、Ni和NiB之中選擇的至少一種材料，并且可以由單層或多層形成。然而，TSV結(jié)構(gòu)30的材料不限于此。導(dǎo)電塞32和導(dǎo)電阻擋層34可以通過(guò)物理氣相沉積(PVD)工藝或化學(xué)氣相沉積(CVD)工藝形成，但不限于此。

通孔絕緣層40可以包括氧化物、氮化物、碳化物、聚合物或其組合。在示例實(shí)施例中，CVD工藝可以用于形成通孔絕緣層40。通孔絕緣層40可以由基于通過(guò)亞大氣CVD工藝形成的臭氧/四乙基原硅酸酯(O₃/TEOS)的高深寬比工藝(HARP)氧化物形成。

半導(dǎo)體基底120可以是半導(dǎo)體晶圓。例如，半導(dǎo)體基底120可以包括硅(Si)。例如，半導(dǎo)體基底120可以包括諸如鍺(Ge)等的半導(dǎo)體元素，或者諸如碳化硅(SiC)、砷化鎵(GaAs)、砷化銦(InAs)和/或磷化銦(InP)等的化合物半導(dǎo)體。例如，半導(dǎo)體基底120可以具有絕緣體上硅(SOI)結(jié)構(gòu)。例如，半導(dǎo)體基底120可以包括掩埋氧化物層(BOX)。半導(dǎo)體基底120可以包括導(dǎo)電區(qū)域，例如，摻雜有雜質(zhì)的阱或者雜質(zhì)摻雜的結(jié)構(gòu)。另外，半導(dǎo)體基底120可以具有各種隔離結(jié)構(gòu)，諸如淺溝槽隔離(STI)結(jié)構(gòu)。

FEOL結(jié)構(gòu)130可以包括多個(gè)各種單體器件132和層間絕緣層134。單體器件132可以設(shè)置在器件區(qū)域CR中。

多個(gè)單體器件132可以包括各種微電子器件，例如，諸如金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)(MOSFET)、系統(tǒng)大規(guī)模集成(LSI)和CMOS圖像傳感器(CIS)的圖像傳感器、微電子機(jī)械系統(tǒng)(MEMS)、有源器件和無(wú)源器件。多個(gè)單體器件132可以電連接到半導(dǎo)體基底120的導(dǎo)電區(qū)域。另外，多個(gè)單體器件132中的每個(gè)可以通過(guò)層間絕緣層134來(lái)與鄰近的其他單體器件電隔離，并且可以通過(guò)導(dǎo)線和接觸塞來(lái)電連接到其他單體器件。在一些示例實(shí)施例中，多個(gè)單體器件132可以構(gòu)成動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)單元。

BEOL結(jié)構(gòu)140可以包括具有多個(gè)金屬布線層142和多個(gè)通孔塞144的多層布線結(jié)構(gòu)146。多層布線結(jié)構(gòu)146的一部分可以連接到TSV結(jié)構(gòu)30。多個(gè)金屬布線層142可以包括第一布線M1、第二布線M2和第三布線M3。當(dāng)多個(gè)金屬布線層142包括分別具有第一布線M1至第三布線M3的三個(gè)布線層時(shí)，構(gòu)成最上布線層的第三布線M3可以被稱為最上布線M3，構(gòu)成恰好在最上布線M3下面的布線層的第二布線M2可以被稱為下布線M2。

圖6中示出的布線通孔MV可以與將第二布線M2連接到第三布線M3的通孔塞144對(duì)應(yīng)。

多層布線結(jié)構(gòu)146的一部分可以連接到多個(gè)單體器件132以構(gòu)成半導(dǎo)體裝置。連接包括在FEOL結(jié)構(gòu)130中的多個(gè)單體器件132并包括第一布線M1至第三布線M3的多層布線結(jié)構(gòu)146可以設(shè)置在BEOL結(jié)構(gòu)140的器件區(qū)域CR中。多條第三布線M3可以沿一個(gè)方向平行延伸。多條第三布線M3可以具有相同的寬度并且可以按相等的距離布置。多條第三布線M3可以按相同的節(jié)距布置。

包括在BEOL結(jié)構(gòu)140中的多個(gè)多層布線結(jié)構(gòu)146可以通過(guò)布線間絕緣層148來(lái)彼此絕緣。BEOL結(jié)構(gòu)140還可以包括用于保護(hù)多層布線結(jié)構(gòu)146及其下面的其他結(jié)構(gòu)免受外部沖擊或濕氣的影響的密封圈(未示出)。

在本公開中，位于布線間絕緣層148的頂部下面的元件均可以被稱為半導(dǎo)體器件層(100-1、圖8的100-2和圖9的100-3)。鍵合焊盤PAD和第三布線M3可以設(shè)置在半導(dǎo)體器件層100-1上。在一些示例實(shí)施例中，鍵合焊盤PAD可以是第三布線M3的一部分。

被半導(dǎo)體基底120和FEOL結(jié)構(gòu)130暴露的TSV結(jié)構(gòu)30的頂部30T可以連接到BEOL結(jié)構(gòu)140中包括的多層布線結(jié)構(gòu)146的金屬布線層142。在一些示例實(shí)施例中，TSV結(jié)構(gòu)30的頂部30T可以連接到第一布線M1。

鍵合焊盤PAD的至少一部分和覆蓋第三布線M3的鈍化層150可以設(shè)置在布線間絕緣層148上。鈍化層150可以由無(wú)機(jī)絕緣材料形成。在一些示例實(shí)施例中，鈍化層150可以由氮化物形成。暴露鍵合焊盤PAD的頂部的至少一部分的孔150H可以形成在鈍化層150中。鍵合焊盤PAD可以通過(guò)孔150H來(lái)連接到信號(hào)凸起B(yǎng)P-S。

在器件區(qū)域CR中，鈍化層150可以覆蓋第三布線M3的所有頂部和側(cè)面。在器件區(qū)域CR中，鈍化層150的頂部可以具有像波浪的表面形狀一樣地不斷重復(fù)的凹凸形狀。

設(shè)置在鈍化層150上并覆蓋第三布線M3的熱凸起B(yǎng)P-T可以設(shè)置在器件區(qū)域CR中。多個(gè)熱凸起B(yǎng)P-T可以通過(guò)鈍化層150來(lái)與第三布線M3電絕緣。

信號(hào)凸起B(yǎng)P-S和熱凸起B(yǎng)P-T均可以包括柱層162和設(shè)置在柱層162上的焊料層164。

TSV結(jié)構(gòu)30的底部30B可以被種子層64覆蓋。連接端子70可以通過(guò)種子層64來(lái)連接到TSV結(jié)構(gòu)30。連接端子70的頂表面70T和側(cè)壁70S的至少一部分可以被金屬覆蓋層80覆蓋。

連接端子70不限于圖7中示出的形狀。在其他示例實(shí)施例中，連接端子70可以具有導(dǎo)電焊盤、焊料球、焊料凸起或重分配布線導(dǎo)電層的形式。

可以在形成TSV結(jié)構(gòu)30之后執(zhí)行形成BEOL結(jié)構(gòu)140的工藝、形成種子層64的工藝和形成連接端子70的工藝。

圖8是示意性示出根據(jù)示例實(shí)施例的半導(dǎo)體芯片10-2的構(gòu)造的剖視圖。在參照?qǐng)D8提供的描述中，可以省略與上面參照?qǐng)D7描述的細(xì)節(jié)相似或相同的細(xì)節(jié)，并且同樣的附圖標(biāo)記表示同樣的元件。

參照?qǐng)D8，半導(dǎo)體芯片10-2可以包括焊盤區(qū)域PR和器件區(qū)域CR。在半導(dǎo)體芯片10-2中，可以形成FEOL結(jié)構(gòu)130和BEOL結(jié)構(gòu)140，然后可以形成TSV結(jié)構(gòu)30。因此，TSV結(jié)構(gòu)30可以形成為穿過(guò)半導(dǎo)體基底120、FEOL結(jié)構(gòu)130的層間絕緣層134和BEOL結(jié)構(gòu)140的布線間絕緣層148。TSV結(jié)構(gòu)30的導(dǎo)電阻擋層34可以包括被半導(dǎo)體基底120圍繞的第一外壁部分、被層間絕緣層134圍繞的第二外壁部分和被布線間絕緣層148圍繞的第三外壁部分。

為了將TSV結(jié)構(gòu)30電連接到信號(hào)凸起B(yǎng)P-S，鍵合焊盤PAD可以設(shè)置在TSV結(jié)構(gòu)30與BEOL結(jié)構(gòu)140上的信號(hào)凸起B(yǎng)P-S之間。

TSV結(jié)構(gòu)30的底部30B可以被種子層64覆蓋。連接端子70可以通過(guò)種子層64來(lái)連接到TSV結(jié)構(gòu)30。連接端子70的頂部70T和側(cè)壁70S中每個(gè)的一部分可以被金屬覆蓋層80覆蓋。

圖9是示意性示出根據(jù)示例實(shí)施例的半導(dǎo)體芯片10-3的構(gòu)造的剖視圖。在參照?qǐng)D9提供的描述中，可以省略與上面參照?qǐng)D7和圖8描述的細(xì)節(jié)相似或相同的細(xì)節(jié)，并且同樣的附圖標(biāo)記表示同樣的元件。

參照?qǐng)D9，半導(dǎo)體芯片10-3可以包括焊盤區(qū)域PR和器件區(qū)域CR。在半導(dǎo)體芯片10-3中，TSV結(jié)構(gòu)30可以穿過(guò)半導(dǎo)體基底120延伸?？梢孕纬蒚SV結(jié)構(gòu)30，然后可以在TSV結(jié)構(gòu)30和半導(dǎo)體基底120上形成FEOL結(jié)構(gòu)130和BEOL結(jié)構(gòu)140。TSV結(jié)構(gòu)30可以通過(guò)包括在FEOL結(jié)構(gòu)130中的導(dǎo)線136和接觸塞138來(lái)連接到BEOL結(jié)構(gòu)140的多層布線結(jié)構(gòu)146。

TSV結(jié)構(gòu)30的底部30B可以被種子層64覆蓋。連接端子70可以通過(guò)種子層64來(lái)連接到TSV結(jié)構(gòu)30。連接端子70的頂部70T和側(cè)壁70S中每個(gè)的一部分可以被金屬覆蓋層80覆蓋。

在圖7至圖9中示出的半導(dǎo)體芯片10-1、10-2和10-3中，TSV結(jié)構(gòu)30和信號(hào)凸起B(yǎng)P-S示出為在豎直方向上布置，但不限于此。在其他示例實(shí)施例中，信號(hào)凸起B(yǎng)P-S可以設(shè)置為在水平方向上移動(dòng)。

圖10至圖15是示出根據(jù)示例實(shí)施例的制造半導(dǎo)體芯片的方法的剖視圖。

參照?qǐng)D10，可以制備半導(dǎo)體器件層100。例如，可以像圖7至圖9中示出的半導(dǎo)體芯片10-1、10-2和10-3的半導(dǎo)體器件100-1、100-2和100-3那樣形成半導(dǎo)體器件層100。

可以在半導(dǎo)體器件層100上的焊盤區(qū)域PR和單元區(qū)域CR中分別形成鍵合焊盤PAD和最上布線M3。鍵合焊盤PAD和最上布線M3可以一起形成并可以構(gòu)成同一層。在其他示例實(shí)施例中，鍵合焊盤PAD和最上布線M3可以形成為具有幾百nm至幾μm的厚度。鍵合焊盤PAD和最上布線M3均可由金屬形成。例如，鍵合焊盤PAD和最上布線M3均可以由Al、Cu、Ta、Ti或W中的一種或更多種形成。

如圖1中所示，可以布置幾百至幾千個(gè)鍵合焊盤PAD以在焊盤區(qū)域PR中形成矩陣?？梢园戳蟹较蛏系膸资蘭的一定節(jié)距和在行方向上的幾十μm的一定節(jié)距來(lái)布置鍵合焊盤PAD以形成矩陣。例如，可以按列方向或行方向上的40μm至50μm的節(jié)距布置鍵合焊盤PAD以形成矩陣。例如，鍵合焊盤PAD可以具有邊長(zhǎng)為20μm至40μm的四邊形狀。

多條最上布線M3可以在單元區(qū)域CR中沿一個(gè)方向平行延伸。多條最上布線M3可以具有相同的寬度，即，第一寬度W1，并且可以按相等的距離布置。可以按等于第二寬度W2的節(jié)距布置多條最上布線M3。

例如，可以形成布線材料層，然后可以通過(guò)照相工藝和蝕刻工藝來(lái)使布線材料層圖案化，從而形成鍵合焊盤PAD和最上布線M3。

參照?qǐng)D11，可以形成覆蓋鍵合焊盤PAD和最上布線M3的初始鈍化層150a。初始鈍化層150a可以由無(wú)機(jī)絕緣材料形成。在一些示例實(shí)施例中，初始鈍化層150a可以由氮化硅形成。

初始鈍化層150a可以具有幾百nm至幾μm的厚度。多條最上布線M3中的每條的形狀可以部分地轉(zhuǎn)移到初始鈍化層150a的頂部，并且初始鈍化層150a的頂部可以具有第一臺(tái)階高度R1。在一些示例實(shí)施例中，初始鈍化層150a的頂部可以具有像波浪形狀的表面一樣不斷重復(fù)的凹凸形狀，并且第一臺(tái)階高度R1可以是初始鈍化層150a的頂部的波浪形狀的頂部和底部之間的高度。第一臺(tái)階高度R1可以具有等于或小于100nm的值。

參照?qǐng)D11和圖12，可以通過(guò)去除初始鈍化層150a的一部分來(lái)形成包括暴露鍵合焊盤PAD的頂部的至少一部分的凸起孔150H的鈍化層150。鈍化層150可以完全覆蓋單元區(qū)域CR中的多條最上布線M3中的每條的頂表面和側(cè)表面。

參照?qǐng)D13，可以在鈍化層150上形成掩模圖案200。

掩模圖案200可以在焊盤區(qū)域PR中暴露凸起孔150H和鈍化層150的與凸起孔150H相鄰的部分。即，掩模圖案200可以暴露焊盤區(qū)域PR中的鍵合焊盤PAD的頂部的至少一部分。掩模圖案200可以暴露單元區(qū)域CR中的鈍化層150的一部分。

應(yīng)用于形成掩模圖案200的光刻工藝的光的波長(zhǎng)可以具有如下值，該值是第一臺(tái)階高度R1的四倍或更多倍大，其中，所述第一臺(tái)階高度R1是鈍化層150在單元區(qū)域CR中的頂表面的凹凸形狀的臺(tái)階高度。

另一方面，可以使鈍化層150的頂表面形成為具有臺(tái)階高度，該臺(tái)階高度具有如下值，該值與應(yīng)用于形成掩模圖案200的光刻工藝的光的波長(zhǎng)的四分之一或更小對(duì)應(yīng)。

在一些示例實(shí)施例中，可以通過(guò)具有435nm(g線)或405nm(h線)的波長(zhǎng)的光的曝光來(lái)執(zhí)行形成掩模圖案200的光刻工藝，并且第一臺(tái)階高度R1可以具有等于或小于100nm的值。

當(dāng)鈍化層150的頂部的第一臺(tái)階高度R1具有與應(yīng)用于形成掩模圖案200的光刻工藝的光的波長(zhǎng)的四分之一或更小對(duì)應(yīng)的值時(shí)，減輕或防止在用于形成掩模圖案200的照相曝光中發(fā)生漫反射。因此，減輕或防止掩模圖案200的形狀在單元區(qū)域CR中異常地形成。這里，掩模圖案200的形狀異常是指下列情形：例如，鈍化層150的由掩模圖案200暴露的寬度或區(qū)域形成為具有非計(jì)劃中的形狀，或者在掩模圖案200的暴露鈍化層150的內(nèi)壁上形成曲線。

因此，當(dāng)鈍化層150的頂表面的第一臺(tái)階高度R1具有與應(yīng)用于形成掩模圖案200的光刻工藝的光的波長(zhǎng)的四分之一或更小對(duì)應(yīng)的值時(shí)，鈍化層150的由掩模圖案200暴露的寬度或區(qū)域形成為具有計(jì)劃中的形狀，并且未在掩模圖案200的暴露鈍化層150的內(nèi)壁上形成曲線。

參照?qǐng)D14，可以在鍵合焊盤PAD的一部分以及鈍化層150的由掩模圖案200暴露的部分上順序地形成柱層162和初始焊料層164a。

例如，柱層162可以由Cu、Ni和/或Au等形成。例如，柱層162可以由從Cu、Ni和Au之中選擇的一種金屬或其合金形成或者可以具有包括從Cu、Ni和Au之中選擇的多種金屬的多層結(jié)構(gòu)?？梢酝ㄟ^(guò)電鍍工藝形成柱層162。

在形成柱層162之后，可以在柱層162上形成初始焊料層164a。初始焊料層164a可以包括錫(Sn)和銀(Ag)的合金，并且根據(jù)情況，可以向初始焊料層164a中添加Cu、鈀(Pd)、鉍(Bi)和/或銻(Sb)等。可以通過(guò)電鍍工藝形成初始焊料層164a。

參照?qǐng)D14和圖15，可以形成柱層162和初始焊料層164a，然后可以去除掩模圖案200。隨后，可以通過(guò)熱處理來(lái)使初始焊料層164a回流從而形成如圖3所示的包括具有凸出形狀的焊料層164的半導(dǎo)體芯片10。

參照?qǐng)D3和圖10至圖15，在根據(jù)示例實(shí)施例的制造半導(dǎo)體芯片的方法中，可以在單元區(qū)域CR中形成具有相同寬度并以相等距離布置的多個(gè)最上布線M3，從而減小覆蓋多個(gè)最上布線M3的鈍化層150的頂部的第一臺(tái)階高度R1。因此，減輕或防止在照相曝光中發(fā)生漫反射，從而半導(dǎo)體芯片10中包括的信號(hào)凸起B(yǎng)P-S和熱凸起B(yǎng)P-T的上端可以具有同一水平面。因此，可以減輕或防止在信號(hào)凸起B(yǎng)P-S和熱凸起B(yǎng)P-T中發(fā)生接觸缺陷，從而保證半導(dǎo)體芯片10的可靠性并有效地散發(fā)從半導(dǎo)體芯片10產(chǎn)生的熱量。

圖16是示出根據(jù)示例實(shí)施例的包括半導(dǎo)體芯片的半導(dǎo)體封裝件1的剖視圖。

參照?qǐng)D16，半導(dǎo)體封裝件1可以包括順序地堆疊在封裝基底20上的多個(gè)半導(dǎo)體芯片10。多個(gè)半導(dǎo)體芯片10可堆疊在豎直方向上。在圖16中，半導(dǎo)體封裝件1示出為包括五個(gè)半導(dǎo)體芯片10，但不限于此。在其他示例實(shí)施例中，半導(dǎo)體封裝件1可以包括兩個(gè)至四個(gè)半導(dǎo)體芯片10或者六個(gè)或更多個(gè)半導(dǎo)體芯片10。

多個(gè)半導(dǎo)體芯片10中的每個(gè)可以包括多個(gè)TSV結(jié)構(gòu)30。多個(gè)TSV結(jié)構(gòu)30可以設(shè)置在焊盤區(qū)域PR中。多個(gè)半導(dǎo)體芯片10可以通過(guò)使相應(yīng)的TSV結(jié)構(gòu)30連接而彼此電連接。多個(gè)半導(dǎo)體芯片10可以通過(guò)多個(gè)TSV結(jié)構(gòu)30來(lái)電連接到封裝基底20。

例如，封裝基底20可以是印刷電路板、陶瓷基底或中介層。當(dāng)封裝基底20為印刷電路板時(shí)，封裝基底20可以包括：基底基體、設(shè)置在基底基體的頂部上的頂焊盤(未示出)以及設(shè)置在基底基體的底部上的底焊盤(未示出)。頂焊盤和底焊盤可以被覆蓋基底基體的頂部和底部的阻焊層(未示出)所暴露?；谆w可以由苯酚樹脂、環(huán)氧樹脂和聚酰亞胺中的至少一種形成。例如，基底基體可以包括從FR4、四官能環(huán)氧樹脂(tetrafunctional epoxy)、聚苯醚(polyphenylene ether)、環(huán)氧樹脂/聚苯醚(epoxy/polyphenylene oxide)、雙馬來(lái)酰亞胺三嗪(BT)、聚酰胺短纖席材(thermount)、氰酸酯(cyanate ester)、聚酰亞胺和液晶聚合物之中選擇的至少一種材料。頂焊盤和底焊盤均可以由Cu、Ni、不銹鋼和/或鈹銅等形成。電連接到頂焊盤和底焊盤的內(nèi)置布線(未示出)可以設(shè)置在基底基體中。頂焊盤和底焊盤可以是電路布線的由阻焊層暴露的部分，其中，所述電路布線通過(guò)使涂覆在基底基體的頂部和底部的Cu箔圖案化來(lái)形成。

當(dāng)封裝基底20為中介層時(shí)，封裝基底20可以包括由半導(dǎo)體材料形成的基底基體、設(shè)置在基底基體的頂部上的頂焊盤(未示出)以及設(shè)置在基底基體的底部上的底焊盤(未示出)。例如，基底基體可由硅晶圓形成。另外，內(nèi)置布線(未示出)可形成在基底基體的頂部、底部或內(nèi)部上。另外，將頂焊盤電連接到底焊盤的貫穿通路(未示出)可形成在基底基體的內(nèi)部中。

外部連接端子26可以附于封裝基底20的底部。例如，外部連接端子26可以附于底焊盤。例如，外部連接端子26可以是焊球或凸起。外部連接端子26可以使半導(dǎo)體封裝件1電連接到外部裝置。

圍繞多個(gè)半導(dǎo)體芯片10中的一些或所有半導(dǎo)體芯片的模塑層300可以形成在封裝基底20上。例如，模塑層300可以由環(huán)氧樹脂模化合物(EMC)形成。

在一些示例實(shí)施例中，模塑層300可以暴露多個(gè)半導(dǎo)體芯片10之中的最上半導(dǎo)體芯片10的頂部，并且散熱構(gòu)件(未示出)可以附于模塑層300和多個(gè)半導(dǎo)體芯片10，所述多個(gè)半導(dǎo)體芯片10之間具有熱界面材料(TIM)。

TIM可以由絕緣材料形成，或者可以由絕緣材料和用于保持電絕緣性能的材料形成。例如，TIM可以包括環(huán)氧樹脂。例如，TIM可以是礦物油、油脂、間隙填充膠、相變凝膠、相變材料焊盤和/或顆粒填充環(huán)氧樹脂等。

例如，散熱構(gòu)件可以是散熱片、散熱器、導(dǎo)熱管或液體冷卻板。

連接到TSV結(jié)構(gòu)30的信號(hào)凸起B(yǎng)P-S可以在焊盤區(qū)域PR中設(shè)置在多個(gè)半導(dǎo)體芯片10中的每個(gè)的底部上。熱凸起B(yǎng)P-T可以在單元區(qū)域CR中設(shè)置在多個(gè)半導(dǎo)體芯片10中的每個(gè)的底部上。多個(gè)半導(dǎo)體芯片10可以由信號(hào)凸起B(yǎng)P-S和熱凸起B(yǎng)P-T支撐。熱凸起B(yǎng)P-T可以與構(gòu)成包括在半導(dǎo)體芯片10中的半導(dǎo)體裝置的多個(gè)單體器件電絕緣。

多個(gè)半導(dǎo)體芯片10中的每個(gè)半導(dǎo)體芯片可以是圖1至圖15的半導(dǎo)體芯片10、10a、10b、10c、10-1、10-2和10-3或其組合中的至少一個(gè)。

在根據(jù)示例實(shí)施例的半導(dǎo)體封裝件1中，信號(hào)凸起B(yǎng)P-S和熱凸起B(yǎng)P-T的上端可以具有同一水平面，可以減輕或防止半導(dǎo)體芯片10中出現(xiàn)翹曲。因此，可以減輕或防止在信號(hào)凸起B(yǎng)P-S和熱凸起B(yǎng)P-T中出現(xiàn)接觸缺陷，從而保證半導(dǎo)體封裝件1的可靠性并有效地散發(fā)從半導(dǎo)體芯片10產(chǎn)生的熱量。

圖17是示出根據(jù)示例實(shí)施例的包括半導(dǎo)體芯片的半導(dǎo)體封裝件2的剖視圖。

參照?qǐng)D17，半導(dǎo)體封裝件2可以包括附于封裝基底20的主半導(dǎo)體芯片500以及順序地堆疊在主半導(dǎo)體芯片500上的多個(gè)半導(dǎo)體芯片10。

圖17中示出的半導(dǎo)體封裝件2可以按如下形式構(gòu)造，即，圖16中示出的半導(dǎo)體封裝件1中還包括主半導(dǎo)體芯片500，因此，不描述與上面參照?qǐng)D16描述的細(xì)節(jié)相似或相同的細(xì)節(jié)。

主半導(dǎo)體芯片500可以是處理器單元。例如，主半導(dǎo)體芯片500可以是微處理器單元(MPU)或圖形處理器單元(GPU)。在一些示例實(shí)施例中，主半導(dǎo)體芯片500可以是已經(jīng)被驗(yàn)證正常操作的封裝件(即，已知良好的封裝件(KGP))。主半導(dǎo)體芯片500可以包括主TSV結(jié)構(gòu)530。主TSV結(jié)構(gòu)530可以具有與包括在半導(dǎo)體芯片10中的TSV結(jié)構(gòu)30相似的結(jié)構(gòu)，因此，不提供其詳細(xì)的描述。

多個(gè)半導(dǎo)體芯片10中的每個(gè)半導(dǎo)體芯片的TSV結(jié)構(gòu)30可以電連接到主半導(dǎo)體芯片500的與其對(duì)應(yīng)的主TSV結(jié)構(gòu)530。

主連接端子510可以附于主半導(dǎo)體芯片500的底部。多個(gè)半導(dǎo)體芯片10和主半導(dǎo)體芯片500可以通過(guò)主連接端子510電連接到封裝基底20。在一些示例實(shí)施例中，還可以在主半導(dǎo)體芯片500與封裝基底20之間形成圍繞主連接端子510的底部填充材料層520。例如，底部填充材料層520可以由環(huán)氧樹脂形成。在一些示例實(shí)施例中，底部填充材料層520可以是模塑層300的以模塑底部填充(MUF)方法形成的部分。

多個(gè)半導(dǎo)體芯片10中的每個(gè)半導(dǎo)體芯片可以是圖1至圖15的半導(dǎo)體芯片10、10a、10b、10c、10-1、10-2和10-3或其組合中的至少一個(gè)。

在根據(jù)示例實(shí)施例的半導(dǎo)體封裝件2中，信號(hào)凸起B(yǎng)P-S和熱凸起B(yǎng)P-T的上端可以具有同一水平面，可以減輕或防止在半導(dǎo)體芯片10中出現(xiàn)翹曲。因此，可以減輕或防止在信號(hào)凸起B(yǎng)P-S和熱凸起B(yǎng)P-T中出現(xiàn)接觸缺陷，從而保證半導(dǎo)體封裝件2的可靠性并有效地散發(fā)從包括在半導(dǎo)體封裝件2中的半導(dǎo)體芯片10產(chǎn)生的熱量。

圖18是示出根據(jù)示例實(shí)施例的包括半導(dǎo)體芯片的半導(dǎo)體封裝件3的剖視圖。

參照?qǐng)D18，半導(dǎo)體封裝件3可以包括附于封裝基底20的主半導(dǎo)體芯片500a以及順序地堆疊在封裝基底20上的多個(gè)半導(dǎo)體芯片10。

除了主半導(dǎo)體芯片500a和順序地堆疊的多個(gè)半導(dǎo)體芯片10附于封裝基底20的不同部分之外，圖18中示出的半導(dǎo)體封裝件3可以與圖17中示出的半導(dǎo)體封裝件2相似，因此，不提供其詳細(xì)的描述。

在根據(jù)示例實(shí)施例的半導(dǎo)體封裝件3中，信號(hào)凸起B(yǎng)P-S和熱凸起B(yǎng)P-T的上端可以具有同一水平面，可以減輕或防止半導(dǎo)體芯片10中出現(xiàn)翹曲。因此，可以減輕或防止在信號(hào)凸起B(yǎng)P-S和熱凸起B(yǎng)P-T中出現(xiàn)接觸缺陷，從而保證半導(dǎo)體封裝件3的可靠性并且有效地散發(fā)從包括在半導(dǎo)體封裝件3中的半導(dǎo)體芯片10產(chǎn)生的熱量。

圖19是示出根據(jù)示例實(shí)施例的半導(dǎo)體模塊1000的主體的構(gòu)造的平面圖。

參照?qǐng)D19，半導(dǎo)體模塊1000可以包括模塊基底1010、控制芯片1020和多個(gè)半導(dǎo)體封裝件1030?？刂菩酒?020和多個(gè)半導(dǎo)體封裝件1030可以安裝在模塊基底1010上。多個(gè)輸入/輸出(I/O)端子1050可以設(shè)置在模塊基底1010上。

多個(gè)半導(dǎo)體封裝件1030中的每個(gè)可以包括圖1至圖15的半導(dǎo)體芯片10、10a、10b、10c、10-1、10-2和10-3或其組合中的至少一個(gè)。

圖20是示意性示出根據(jù)示例實(shí)施例的半導(dǎo)體封裝件1100的構(gòu)造的示圖。

參照?qǐng)D20，半導(dǎo)體封裝件1100可以包括MPU 1100、存儲(chǔ)器1120、接口1130、GPU 1140、多個(gè)功能塊1150和使元件連接的總線1160。半導(dǎo)體封裝件1100可以包括MPU 1110和GPU 1140兩者，或者可以僅包括MPU 1110和GPU 1140中的一者。

MPU 1110可以包括核和L2高速緩存。例如，MPU 1110可以包括多個(gè)核。所述多個(gè)核中的各核可以具有相同的性能或不同的性能。另外，所述多個(gè)核中的各核可以在相同時(shí)間或不同時(shí)間被激活。存儲(chǔ)器1120可以根據(jù)MPU 1110的控制而存儲(chǔ)由每個(gè)功能塊1150所執(zhí)行的處理的結(jié)果。例如，當(dāng)存儲(chǔ)在MPU 1110的L2高速緩存中的細(xì)節(jié)被刷新時(shí)，處理結(jié)果可以存儲(chǔ)在存儲(chǔ)器1120中。接口1130可以執(zhí)行與外部裝置的交互。例如，接口1130可以執(zhí)行與相機(jī)、液晶顯示器(LCD)和/或揚(yáng)聲器等的交互。

GPU 1140可以執(zhí)行圖形功能。例如，GPU 1140可以執(zhí)行視頻編解碼器或者可以處理三維(3D)圖形。

功能塊1150可以執(zhí)行各種功能。例如，當(dāng)半導(dǎo)體封裝件1100是應(yīng)用于移動(dòng)裝置的AP時(shí)，功能塊1150中的一些可以執(zhí)行通信功能。

多個(gè)半導(dǎo)體封裝件1100中的每個(gè)半導(dǎo)體封裝件可以包括圖1至圖15的半導(dǎo)體芯片10、10a、10b、10c、10-1、10-2和10-3或其組合中的至少一個(gè)或者可以是圖16至圖18的半導(dǎo)體封裝件1、2和3中的一種。

圖21是示出根據(jù)示例實(shí)施例的包括半導(dǎo)體封裝件的電子系統(tǒng)1200的示圖。

參照?qǐng)D21，電子系統(tǒng)1200可以配備有MPU/GPU 1210。例如，電子系統(tǒng)1200可以是移動(dòng)裝置、臺(tái)式計(jì)算機(jī)或服務(wù)器等。另外，電子系統(tǒng)1200還可以包括存儲(chǔ)裝置1220、輸入/輸出(I/O)裝置1230和顯示裝置1240，并且元件可以電連接到總線1250。MPU/GPU 1210和存儲(chǔ)裝置1220可以包括圖1至圖15的半導(dǎo)體芯片10、10a、10b、10c、10-1、10-2和10-3或其組合中的至少一個(gè)，或者可以是圖16至圖18的半導(dǎo)體封裝件1、2和3中的一種。

在根據(jù)描述的示例實(shí)施例的半導(dǎo)體芯片、包括半導(dǎo)體芯片的半導(dǎo)體封裝件及制造半導(dǎo)體芯片的方法中，多條最上布線可以具有相同的寬度并且可以按相等的距離布置，鈍化層的頂部可以具有像波浪形狀的表面一樣地不斷重復(fù)的凹凸形狀，從而減輕或防止在形成凸起(包括信號(hào)凸起和熱凸起)的光刻工藝中發(fā)生漫反射。因此，可以減輕或防止形成凸起的形狀。

此外，根據(jù)描述的示例實(shí)施例，半導(dǎo)體芯片可以避免另行使用保護(hù)層來(lái)抵消鈍化層的頂部的臺(tái)階高度。因此，可以減輕或防止在半導(dǎo)體芯片中發(fā)生翹曲。此外，信號(hào)凸起的上端和熱凸起的上端可以具有同一水平面，從而減輕或防止在信號(hào)凸起和熱凸起中出現(xiàn)接觸缺陷。因此，半導(dǎo)體芯片和包括該半導(dǎo)體芯片的半導(dǎo)體封裝件的可靠性得到保證，并且從半導(dǎo)體芯片產(chǎn)生的熱量得以有效地散發(fā)。

盡管已經(jīng)參照本發(fā)明構(gòu)思的一些示例實(shí)施例來(lái)具體示出并描述了本發(fā)明構(gòu)思，但將理解的是，在不脫離權(quán)利要求的精神和范圍的情況下，在這里可以做出形式上和細(xì)節(jié)上的各種改變。