本發(fā)明涉及半導體技術領域，特別涉及一種AlGaInP基發(fā)光二極管芯片及其制作方法。

背景技術：

AlGaInP基發(fā)光二極管(Light Emiting Diode，簡稱LED)已廣泛應用于汽車照明、全彩顯示屏和可見光通訊等領域。

AlGaInP基LED芯片自下而上包括基板、以及依次層疊在基板上的粘結層、反射鏡層、P型GaP電流擴展層、P型AlInP限制層、有源層、N型AlInP限制層、N型AlGaInP電流擴展層。

在實現(xiàn)本發(fā)明的過程中，發(fā)明人發(fā)現(xiàn)現(xiàn)有技術至少存在以下問題：

AlGaInP的折射率(約為2.9)與空氣的折射率相差很大，AlGaInP基LED和空氣的交界面的全反射臨界角約為20°，有源層產(chǎn)生的光僅有很小一部分(約3％)可以射出到空氣中。目前普遍使用表面粗化的方法來提高光提取效率，但是粗化所使用的掩膜版很難做到納米級尺寸，不能準確控制掩膜的尺寸和均勻性，表面粗化的效果不一致，光提取效率的提高不均勻。

技術實現(xiàn)要素：

為了解決現(xiàn)有技術的問題，本發(fā)明實施例提供了一種AlGaInP基發(fā)光二極管芯片及其制作方法。所述技術方案如下：

一方面，本發(fā)明實施例提供了一種AlGaInP基發(fā)光二極管芯片的制作方法，所述制作方法包括：

在GaAs襯底上依次形成N型GaAs緩沖層、N型GaInP腐蝕停層、N型GaAs歐姆接觸層、N型AlGaInP電流擴展層、N型AlInP限制層、有源層、P型AlInP限制層、P型GaP電流擴展層、反射鏡層、粘結層；

通過所述粘結層將所述反射鏡層鍵合到基板上；

去除所述GaAs襯底、所述N型GaAs緩沖層、所述N型GaInP腐蝕停層；

在所述N型GaAs歐姆接觸層上形成N型擴展電極，并去除所述N型GaAs歐姆接觸層中表面沒有形成所述N型擴展電極的部分；

在所述N型AlGaInP電流擴展層上依次沉積SiO₂層和ITO薄膜；

使用鹽酸溶液對所述ITO薄膜進行濕法腐蝕，形成ITO納米柱陣列；

利用所述ITO納米柱陣列作為掩膜刻蝕所述SiO₂層，形成SiO₂納米柱陣列；

利用所述SiO₂納米柱陣列作為掩膜刻蝕所述N型AlGaInP電流擴展層，在所述N型AlGaInP電流擴展層表面形成納米柱陣列；

在所述N型AlGaInP電流擴展層上形成透明導電膜。

可選地，所述在所述N型GaAs歐姆接觸層上形成N型擴展電極，并去除所述N型GaAs歐姆接觸層中表面沒有形成所述N型擴展電極的部分，包括：

在所述N型GaAs歐姆接觸層上旋涂第一層光刻膠；

采用光刻工藝去除所述N型擴展電極所在區(qū)域的所述第一層光刻膠；

在所述第一層光刻膠和露出的所述N型GaAs歐姆接觸層上蒸鍍金屬層；

去除所述第一層光刻膠和沉積在所述第一層光刻膠上的所述金屬層，形成所述N型擴展電極；

在所述N型擴展電極和所述N型GaAs歐姆接觸層上旋涂第二層光刻膠；

采用光刻工藝去除所述N型擴展電極以外區(qū)域的所述第二層光刻膠；

對露出的所述N型GaAs歐姆接觸層進行刻蝕，去除所述N型GaAs歐姆接觸層中表面沒有形成所述N型擴展電極的部分。

優(yōu)選地，所述在所述N型AlGaInP電流擴展層上依次沉積SiO₂層和ITO薄膜，包括：

在所述第二層光刻膠和所述N型AlGaInP電流擴展層上依次沉積SiO₂層和ITO薄膜；

去除所述第二層光刻膠和沉積在所述第二層光刻膠上的SiO₂層和ITO薄膜。

可選地，所述利用所述ITO納米柱陣列作為掩膜刻蝕所述SiO₂層，形成SiO₂納米柱陣列，包括：

在所述ITO納米柱陣列的保護下，使用CHF₃氣體、CF₄氣體或者CF₄和H₂的混合氣體對所述SiO₂層進行反應離子刻蝕，形成SiO₂納米柱陣列。

可選地，所述利用所述SiO₂納米柱陣列作為掩膜刻蝕所述N型AlGaInP電流擴展層，在所述N型AlGaInP電流擴展層表面形成納米柱陣列，包括：

在所述SiO₂納米柱陣列的保護下，使用HBr和Ar的混合氣體對所述N型AlGaInP電流擴展層進行感應耦合等離子體刻蝕。

可選地，在所述N型AlGaInP電流擴展層上形成透明導電膜之前，所述制作方法還包括：

使用氫氧化鉀溶液或者氫氟酸溶液去除殘留的所述SiO₂納米柱陣列。

可選地，所述在所述N型AlGaInP電流擴展層上形成透明導電膜，包括：

使用低速旋涂法在所述N型AlGaInP電流擴展層上形成透明導電膜。

另一方面，本發(fā)明實施例提供了一種AlGaInP基發(fā)光二極管芯片，所述AlGaInP基發(fā)光二極管芯片包括基板、以及依次層疊在所述基板上的粘結層、反射鏡層、P型GaP電流擴展層、P型AlInP限制層、有源層、N型AlInP限制層、N型AlGaInP電流擴展層，N型擴展電極通過N型GaAs歐姆接觸層設置在所述N型AlGaInP電流擴展層上，透明導電膜鋪設在所述N型AlGaInP電流擴展層上，所述N型AlGaInP電流擴展層與所述透明導電膜接觸的表面為納米柱陣列。

可選地，所述納米柱陣列包括若干納米柱，所述納米柱的直徑為100～300nm，所述納米柱的高度為300～500nm，相鄰兩個所述納米柱的間距為1～2μm。

可選地，所述透明導電膜為Ag納米線。

本發(fā)明實施例提供的技術方案帶來的有益效果是：

通過在N型AlGaInP電流擴展層表面形成納米柱陣列，增加了出射光的臨界角，減少了全反射，增大了光子從LED芯片和空氣的交界面逸出的幾率，大大提高了LED芯片的光提取效率和均勻性。而且透明導電膜使電流在納米柱陣列的形成區(qū)域擴展均勻，彌補了橫向電流受阻隔的問題，同時透明導電膜的透光性較高，可以使光更多地從LED芯片中逸出。

附圖說明

為了更清楚地說明本發(fā)明實施例中的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1是本發(fā)明實施例一提供的一種AlGaInP基發(fā)光二極管芯片的制作方法的流程圖；

圖2a-圖2i是本發(fā)明實施例一提供的AlGaInP基發(fā)光二極管芯片制作過程中的結構示意圖；

圖3是本發(fā)明實施例二提供的一種AlGaInP基發(fā)光二極管芯片的結構示意圖。

具體實施方式

為使本發(fā)明的目的、技術方案和優(yōu)點更加清楚，下面將結合附圖對本發(fā)明實施方式作進一步地詳細描述。

實施例一

本發(fā)明實施例提供了一種AlGaInP基發(fā)光二極管芯片的制作方法，參見圖1，該制作方法包括：

步驟101：在GaAs襯底上依次形成N型GaAs緩沖層、N型GaInP腐蝕停層、N型GaAs歐姆接觸層、N型AlGaInP電流擴展層、N型AlInP限制層、有源層、P型AlInP限制層、P型GaP電流擴展層、反射鏡層、粘結層。

圖2a為步驟101執(zhí)行之后的LED芯片的結構示意圖。其中，1為GaAs襯底，2為N型GaAs緩沖層，3為N型GaInP腐蝕停層，4為N型GaAs歐姆接觸層，5為N型AlGaInP電流擴展層，6為N型AlInP限制層，7為有源層，8為P型AlInP限制層，9為P型GaP電流擴展層，10為反射鏡層，11為粘結層。

具體地，該步驟101可以包括：

采用金屬有機化學氣相沉積法(英文：Metal-organic Chemical Vapor Deposition，簡稱：MOCVD)在GaAs襯底上依次生長N型GaAs緩沖層、N型GaInP腐蝕停層、N型GaAs歐姆接觸層、N型AlGaInP電流擴展層、N型AlInP限制層、有源層、P型AlInP限制層、P型GaP電流擴展層；

在P型GaP電流擴展層上依次沉積反射鏡層、粘結層。

可選地，形成反射鏡層，可以包括：

在P型GaP電流擴展層上蒸鍍反射鏡層；

在350℃下退火一分鐘，確保反射鏡層與P型GaP電流擴展層形成歐姆接觸。

可選地，粘結層的材料可以為Ag或者Au，厚度可以為1～2μm。

可選地，反射鏡層可以包括交替層疊的第一子層和第二子層，第一子層的材料可以為SiO₂，厚度可以為15～20nm；第二子層的材料可以為Ag、Au或者Al，厚度可以為300～400nm。

可選地，P型GaP電流擴展層的生長溫度可以為670～685℃，厚度可以為1.5～2.5μm，Ⅴ/Ⅲ比可以為20～30，摻雜濃度可以為2e18～5e18。

可選地，P型AlInP限制層的生長溫度可以為670～685℃，厚度可以為250～350nm，Ⅴ/Ⅲ比可以為20～30，摻雜濃度可以為8e17～1e18。

可選地，有源層的生長溫度可以為670～685℃，厚度可以為150～200nm，Ⅴ/Ⅲ比可以為20～30。有源層7包括交替層疊的量子阱層和量子壘層，量子壘層的層數(shù)與量子阱層的層數(shù)相同，量子阱層的層數(shù)可以為12～18層。

可選地，N型AlInP限制層的生長溫度可以為670～685℃，厚度可以為250～350nm，Ⅴ/Ⅲ比可以為20～30，摻雜濃度可以為1e18～2e18。

可選地，N型AlGaInP電流擴展層的生長溫度可以為670～685℃，厚度可以為2.5～3.5μm，Ⅴ/Ⅲ比可以為20～30，摻雜濃度可以為1e18～2e18。

可選地，N型GaAs歐姆接觸層的生長溫度可以為650～670℃，厚度可以為30～60nm，Ⅴ/Ⅲ比可以為20～30，摻雜濃度可以為4e18～6e18。

可選地，N型GaInP腐蝕停層的生長溫度可以為650～670℃，厚度可以為200～300nm，Ⅴ/Ⅲ比可以為20～30。

可選地，N型GaAs緩沖層的生長溫度可以為650～670℃，厚度可以為150～300nm，Ⅴ/Ⅲ比可以為20～30。

其中，Ⅴ/Ⅲ比為Ⅴ價原子和Ⅲ價原子的摩爾質(zhì)量比，AeB表示A*10^B。

步驟102：通過粘結層將反射鏡層鍵合到基板上。

圖2b為步驟102執(zhí)行之后的LED芯片的結構示意圖。其中，1為GaAs襯底，2為N型GaAs緩沖層，3為N型GaInP腐蝕停層，4為N型GaAs歐姆接觸層，5為N型AlGaInP電流擴展層，6為N型AlInP限制層，7為有源層，8為P型AlInP限制層，9為P型GaP電流擴展層，10為反射鏡層，11為粘結層，12為基板。

具體地，該步驟102可以包括：

在350℃的N₂環(huán)境下通過粘結層將反射鏡層和基板鍵合1分鐘。

可選地，基板的材料可以采用硅或者藍寶石。

需要說明的是，基板對芯片起到固定和支撐的作用。硅和藍寶石材料的導熱率高，有利于解決大功率高亮度AlGaInP基LED芯片的散熱問題。另外，硅或藍寶石基板對量子阱層發(fā)出的光無吸收，可以有效提高外量子效率。

步驟103：去除GaAs襯底、N型GaAs緩沖層、N型GaInP腐蝕停層。

圖2c為步驟103執(zhí)行之后的LED芯片的結構示意圖。其中，4為N型GaAs歐姆接觸層，5為N型AlGaInP電流擴展層，6為N型AlInP限制層，7為有源層，8為P型AlInP限制層，9為P型GaP電流擴展層，10為反射鏡層，11為粘結層，12為基板。

具體地，該步驟103可以包括:

使用氨水和雙氧水(體積比可以為1：5)的混合溶液去除GaAs襯底和N型GaAs緩沖層；

使用鹽酸和磷酸(體積比可以為1：2)的混合溶液去除N型GaInP腐蝕停層。

步驟104：在N型GaAs歐姆接觸層上形成N型擴展電極，并去除N型GaAs歐姆接觸層中表面沒有形成N型擴展電極的部分。

圖2d為步驟104執(zhí)行之后的LED芯片的結構示意圖。其中，4為N型GaAs歐姆接觸層，5為N型AlGaInP電流擴展層，6為N型AlInP限制層，7為有源層，8為P型AlInP限制層，9為P型GaP電流擴展層，10為反射鏡層，11為粘結層，12為基板，13為N型擴展電極。

具體地，該步驟104可以包括：

在N型GaAs歐姆接觸層上旋涂第一層光刻膠；

對第一層光刻膠進行軟烘、曝光、顯影，去除N型擴展電極所在區(qū)域的第一層光刻膠；

在露出的N型GaAs歐姆接觸層和第一層光刻膠上蒸鍍金屬層；

使用去膠溶液溶解第一層光刻膠，沉積在第一層光刻膠上的金屬層脫落在去膠溶液中，形成N型擴展電極；

在N型擴展電極和N型GaAs歐姆接觸層上旋涂第二層光刻膠；

對第二層光刻膠進行軟烘、曝光、顯影，去除N型擴展電極以外區(qū)域的第二層光刻膠；

采用磷酸、雙氧水和水的混合溶液(體積比可以為1:2:2)對露出的N型GaAs歐姆接觸層進行刻蝕，去除N型GaAs歐姆接觸層中表面沒有形成N型擴展電極的部分。

需要說明的是，軟烘、曝光、顯影為光刻工藝的步驟；在去除光刻膠的同時，光刻膠上的沉積層(如沉積在第一層光刻膠上的金屬層)也隨之去除。

具體地，N型擴展電極可以包括依次層疊的底層和頂層，底層的材料可以采用Ni、Ge或者Au，厚度可以為50～100nm；頂層的材料可以采用Au，厚度可以為100～200nm。

步驟105：在N型AlGaInP電流擴展層上依次沉積SiO₂層和氧化銦錫(英文：Indium tin oxide，簡稱：ITO)薄膜。

圖2e為步驟105執(zhí)行之后的LED芯片的結構示意圖。其中，4為N型GaAs歐姆接觸層，5為N型AlGaInP電流擴展層，6為N型AlInP限制層，7為有源層，8為P型AlInP限制層，9為P型GaP電流擴展層，10為反射鏡層，11為粘結層，12為基板，13為N型擴展電極，14為SiO₂層，15為ITO薄膜。

具體地，該步驟105可以包括：

使用等離子體增強化學氣相沉積法(英文：Plasma Enhanced Chemical Vapor Deposition，簡稱：PECVD)在第二層光刻膠和N型AlGaInP電流擴展層上沉積SiO₂層；

使用電子束蒸發(fā)法在SiO₂層上蒸鍍ITO薄膜；

使用去膠溶液溶解第二層光刻膠，沉積在第二層光刻膠上的SiO₂層和ITO薄膜脫落在去膠溶液中。

步驟106：使用鹽酸溶液對ITO薄膜進行濕法腐蝕，形成ITO納米柱陣列。

圖2f為步驟106執(zhí)行之后的LED芯片的結構示意圖。其中，13為N型擴展電極，14為SiO₂層，15為ITO薄膜。

在具體實現(xiàn)中，ITO是In₂O₃和SnO₂的混合物，兩者的質(zhì)量比為9:1。ITO以非晶態(tài)氧化銦錫為基礎，因此ITO本身為金屬非晶基體。當ITO接觸鹽酸時，其中的In₂O₃和鹽酸反應被溶解，SnO₂分子在范德華力的作用下自發(fā)聚集形成很多個納米級晶相，即自組裝形成ITO納米柱陣列。其中，自組裝是指基本結構單元(原子、分子、納米材料等)通過非共價鍵的相互作用自發(fā)形成有序結構的一種技術。

步驟107：利用ITO納米柱陣列作為掩膜刻蝕SiO₂層，形成SiO₂納米柱陣列。

圖2g為步驟107執(zhí)行之后的LED芯片的結構示意圖。其中，4為N型GaAs歐姆接觸層，5為N型AlGaInP電流擴展層，6為N型AlInP限制層，7為有源層，8為P型AlInP限制層，9為P型GaP電流擴展層，10為反射鏡層，11為粘結層，12為基板，13為N型擴展電極，14為SiO₂層。

具體地，該步驟107可以包括：

在ITO納米柱陣列的保護下，使用CHF₃氣體、CF₄氣體或者CF₄和H₂的混合氣體對SiO₂層進行反應離子刻蝕(英文：Reactive Ion Etching，簡稱：RIE)，形成SiO₂納米柱陣列。

步驟108：利用SiO₂納米柱陣列作為掩膜刻蝕N型AlGaInP電流擴展層，在N型AlGaInP電流擴展層表面形成納米柱陣列。

圖2h為步驟108執(zhí)行之后的LED芯片的結構示意圖。其中，4為N型GaAs歐姆接觸層，5為N型AlGaInP電流擴展層，6為N型AlInP限制層，7為有源層，8為P型AlInP限制層，9為P型GaP電流擴展層，10為反射鏡層，11為粘結層，12為基板，13為N型擴展電極。

具體地，該步驟108可以包括：

在SiO₂納米柱陣列的保護下，使用HBr和Ar的混合氣體對N型AlGaInP電流擴展層進行感應耦合等離子體(英文：Inductively Coupled Plasma，簡稱：ICP)刻蝕。

可選地，納米柱陣列可以包括若干納米柱，納米柱的直徑可以為100～300nm，納米柱的高度可以為300～500nm，相鄰兩個納米柱的間距可以為1～2μm。

需要說明的是，隨著ICP刻蝕時間的增加，HBr和Ar的混合氣體不會明顯腐蝕納米柱的側壁，即納米柱的直徑和密度不會發(fā)生改變。

步驟109：去除殘留的SiO₂納米柱陣列。該步驟109為可選步驟。

具體地，該步驟109可以包括：

使用氫氧化鉀溶液或者氫氟酸溶液去除殘留的SiO₂納米柱陣列。

步驟110：在N型AlGaInP電流擴展層上形成透明導電膜。

圖2i為步驟110執(zhí)行之后的LED芯片的結構示意圖。其中，4為N型GaAs歐姆接觸層，5為N型AlGaInP電流擴展層，6為N型AlInP限制層，7為有源層，8為P型AlInP限制層，9為P型GaP電流擴展層，10為反射鏡層，11為粘結層，12為基板，13為N型擴展電極，16為透明導電膜。

可選地，該步驟110可以包括：

使用低速旋涂法(速率可以為270rpm)在N型AlGaInP電流擴展層上形成透明導電膜。

可選地，透明導電膜可以為Ag納米線，厚度可以為300～500nm。在實際應用中，透明導電膜也可以為碳納米管或者石墨烯。

需要說明的是，Ag納米線具有優(yōu)異的導電性、透光性和耐曲撓性，且易于制備、成本低廉。低速旋涂法可以克服Ag納米線附著性較差的問題，使其均勻分布在N型AlGaInP電流擴展層的表面。

本實施例制作的AlGaInP基LED芯片，光提取效率提高，光強比表面粗化的LED芯片提高30％，光功率提高25％，均勻性也得到改善。電壓沒有明顯變化，即本發(fā)明在提高LED芯片光輸出的同時，器件的電學特性沒有變差。

本發(fā)明實施例通過在N型AlGaInP電流擴展層表面形成納米柱陣列，增加了出射光的臨界角，減少了全反射，增大了光子從LED芯片和空氣的交界面逸出的幾率，大大提高了LED芯片的光提取效率和均勻性。而且透明導電膜使電流在納米柱陣列的形成區(qū)域擴展均勻，彌補了橫向電流受阻隔的問題，同時透明導電膜的透光性較高，可以使光更多地從LED芯片中逸出。

實施例二

本發(fā)明實施例提供了一種AlGaInP基發(fā)光二極管芯片，可以采用實施例一提供的制作方法制作而成，參見圖3，該AlGaInP基發(fā)光二極管芯片包括基板12、以及依次層疊在基板12上的粘結層11、反射鏡層10、P型GaP電流擴展層9、P型AlInP限制層8、有源層7、N型AlInP限制層6、N型AlGaInP電流擴展層5，N型擴展電極13通過N型GaAs歐姆接觸層4設置在N型AlGaInP電流擴展層9上。

在本實施例中，透明導電膜16鋪設在N型AlGaInP電流擴展層5上，N型AlGaInP電流擴展層5與透明導電膜16接觸的表面為納米柱陣列。

可選地，納米柱陣列可以包括若干納米柱，納米柱的直徑可以為100～300nm，納米柱的高度可以為300～500nm，相鄰兩個納米柱的間距可以為1～2μm。

可選地，透明導電膜16可以為Ag納米線，厚度可以為300～500nm。

具體地，N型擴展電極13可以包括依次層疊的底層和頂層，底層的材料可以采用Ni、Ge或者Au，厚度可以為50～100nm；頂層的材料可以采用Au，厚度可以為100～200nm。

可選地，基板12的材料可以采用硅或者藍寶石。

可選地，粘結層11的材料可以為Ag或者Au，厚度可以為1～2μm。

可選地，反射鏡層10可以包括交替層疊的第一子層和第二子層，第一子層的材料可以為SiO₂，厚度可以為15～20nm；第二子層的材料可以為Ag、Au或者Al，厚度可以為300～400nm。

可選地，P型GaP電流擴展層9的厚度可以為1.5～2.5μm，Ⅴ/Ⅲ比可以為20～30，摻雜濃度可以為2e18～5e18。

可選地，P型AlInP限制層8的厚度可以為250～350nm，Ⅴ/Ⅲ比可以為20～30，摻雜濃度可以為8e17～1e18。

可選地，有源層7的厚度可以為150～200nm，Ⅴ/Ⅲ比可以為20～30。有源層7包括交替層疊的量子阱層和量子壘層，量子壘層的層數(shù)與量子阱層的層數(shù)相同，量子阱層的層數(shù)可以為12～18層。

可選地，N型AlInP限制層6的厚度可以為250～350nm，Ⅴ/Ⅲ比可以為20～30，摻雜濃度可以為1e18～2e18。

可選地，N型AlGaInP電流擴展層5的厚度可以為2.5～3.5μm，Ⅴ/Ⅲ比可以為20～30，摻雜濃度可以為1e18～2e18。

可選地，N型GaAs歐姆接觸層4的厚度可以為30～60nm，Ⅴ/Ⅲ比可以為20～30，摻雜濃度可以為4e18～6e18。

其中，Ⅴ/Ⅲ比為Ⅴ價原子和Ⅲ價原子的摩爾質(zhì)量比，AeB表示A*10^B。

本發(fā)明實施例通過在N型AlGaInP電流擴展層表面形成納米柱陣列，增加了出射光的臨界角，減少了全反射，增大了光子從LED芯片和空氣的交界面逸出的幾率，大大提高了LED芯片的光提取效率和均勻性。而且透明導電膜使電流在納米柱陣列的形成區(qū)域擴展均勻，彌補了橫向電流受阻隔的問題，同時透明導電膜的透光性較高，可以使光更多地從LED芯片中逸出。

以上所述僅為本發(fā)明的較佳實施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。