本發(fā)明涉及半導(dǎo)體裝置。

背景技術(shù)：

以往，為了防止由源極中的鋁(Al)引起的層間絕緣膜的腐蝕和由多晶硅形成的柵極與源極之間的短路而設(shè)置有勢壘金屬層。另外，為了改善電接觸，在具有Al的陽極電極和具有Al的陰極電極與多晶硅層之間設(shè)置有勢壘金屬層(例如，參照專利文獻1)。另外，在由碳化硅(SiC)形成的半導(dǎo)體裝置中，已知使用了npn雙極結(jié)構(gòu)的溫度元件檢測器(例如，參照專利文獻2)。

現(xiàn)有技術(shù)文獻

專利文獻

專利文獻1：日本特開2012-129503號公報

專利文獻2：日本特開2013-201357號公報

技術(shù)實現(xiàn)要素：

技術(shù)問題

在將具有Al的源極成膜之后，在約400℃下將該源極燒結(jié)。在燒結(jié)工序中，Al中含有的氫進入到半導(dǎo)體裝置內(nèi)。由于氫具有還原作用，所以半導(dǎo)體裝置內(nèi)的氧被氫抽出，有時用作柵極絕緣膜的二氧化硅等絕緣膜的性質(zhì)發(fā)生變化。由此存在柵極結(jié)構(gòu)的柵極電壓閾值(Vth)改變的問題。因此，提供一種防止氫向半導(dǎo)體裝置內(nèi)侵入的半導(dǎo)體裝置的結(jié)構(gòu)。

技術(shù)方案

在本發(fā)明的第一形態(tài)中，提供一種半導(dǎo)體裝置，具備：半導(dǎo)體基板；電極，其設(shè)置于半導(dǎo)體基板的正面?zhèn)炔X；以及勢壘層，其設(shè)置在半導(dǎo)體基板與電極之間，勢壘層從接近于半導(dǎo)體基板的一側(cè)起依次具有第一氮化鈦層、第一鈦層、第二氮化鈦層和第二鈦層。

第二鈦層可以具有比第一鈦層大的厚度。第一鈦層和第二鈦層各自可以具有比第一氮化鈦層和第二氮化鈦層中的任一個小的厚度。第一鈦層和第二鈦層的各自的厚度可以為10nm以上且50nm以下，第一氮化鈦層和第二氮化鈦層的各自的厚度可以為50nm以上且200nm以下。

半導(dǎo)體裝置還可以具備：有源區(qū)，其具有柵極結(jié)構(gòu)；以及元件區(qū)，其是與有源區(qū)不同的區(qū)域，并包括設(shè)置于半導(dǎo)體基板的正面?zhèn)鹊陌雽?dǎo)體元件。勢壘層可以設(shè)置于包含鋁的電極與半導(dǎo)體元件之間。半導(dǎo)體元件為pn結(jié)二極管，包含鋁的電極可以是與pn結(jié)二極管電連接的電極。

元件區(qū)還可以在半導(dǎo)體元件的正面?zhèn)染哂薪^緣膜。勢壘層還可以設(shè)置于以從有源區(qū)起向元件區(qū)延伸的方式設(shè)置的絕緣膜的正面?zhèn)取?/p>

絕緣膜可以具有將半導(dǎo)體元件與包含鋁的電極電連接的接觸孔，勢壘層還可以設(shè)置于接觸孔的側(cè)壁。俯視半導(dǎo)體基板時，勢壘層被設(shè)置于比元件區(qū)寬的區(qū)域。

有源區(qū)的柵極結(jié)構(gòu)可以具有柵極和與柵極相比設(shè)置于更靠向正面?zhèn)鹊膭輭緦?。有源區(qū)中的勢壘層的元件區(qū)一側(cè)的端部與元件區(qū)中的勢壘層的有源區(qū)一側(cè)的端部可以分開10μm以上且20μm以下。半導(dǎo)體裝置在與柵極相比設(shè)置于更靠向正面?zhèn)鹊碾姌O與柵極之間還可以具備層間絕緣膜。勢壘層可以設(shè)置在與柵極相比設(shè)置于更靠向正面?zhèn)鹊碾姌O與層間絕緣膜之間。

半導(dǎo)體裝置還可以具備沿著半導(dǎo)體基板的端部的邊設(shè)置的耐壓結(jié)構(gòu)部。勢壘層可以設(shè)置于耐壓結(jié)構(gòu)部的正面?zhèn)?，耐壓結(jié)構(gòu)部的勢壘層可以具有浮動電位。在耐壓結(jié)構(gòu)部的勢壘層的正面?zhèn)瓤梢圆辉O(shè)置包含鋁的電極。

應(yīng)予說明，上述的發(fā)明內(nèi)容未列舉本發(fā)明的所有必要的特征。另外，這些特征群的再組合也能夠另外成為發(fā)明。

附圖說明

圖1是表示第一實施例中的半導(dǎo)體裝置100的俯視圖的圖。

圖2是表示圖1中的A-A’截面圖的圖。

圖3是表示圖1中的B-B’截面圖的圖。

圖4A是表示形成p型阱區(qū)27、p⁺型接觸區(qū)28和n⁺型源極區(qū)29的步驟的圖。

圖4B是表示形成柵極絕緣膜24、柵極25和層間絕緣膜26的步驟的圖。

圖4C是表示形成絕緣膜35和pn結(jié)二極管32的步驟的圖。

圖4D是表示形成層間絕緣膜36的步驟的圖。

圖4E是表示形成勢壘層40的步驟的圖。

圖4F是表示形成源極22、電極31、保護膜14和漏極23的步驟的圖。圖5是表示第二實施例中的有源區(qū)10的圖。

圖6是表示第三實施例中的有源區(qū)10的圖。

圖7是表示第四實施例中的有源區(qū)10的圖。

符號說明

10：有源區(qū)

11：端部

12：柵極結(jié)構(gòu)

14：保護膜

16：n⁺型層

18：n型漂移層

20：半導(dǎo)體基板

21：基板端部

22：源極

23：漏極

24：柵極絕緣膜

25：柵極

26：層間絕緣膜

27：p型阱區(qū)

28：p⁺型接觸區(qū)

29：n⁺型源極區(qū)

30：元件區(qū)

31：電極

32：pn結(jié)二極管

33：n型半導(dǎo)體區(qū)

34：p型半導(dǎo)體區(qū)

35：絕緣膜

36：層間絕緣膜

37：接觸孔

38：側(cè)壁

39：間隔

40：勢壘層

41：端部

42：第一氮化鈦層

44：第一鈦層

46：第二氮化鈦層

48：第二鈦層

50：耐壓結(jié)構(gòu)部

52：保護環(huán)

70：柵極襯墊

72：源極襯墊

73：布線

74：陰極襯墊

76：陽極襯墊

78：被覆區(qū)域

84：p型柱

88：n型柱

100：半導(dǎo)體裝置

具體實施方式

以下，通過發(fā)明的實施方式說明本發(fā)明，但以下的實施方式不限定權(quán)利要求所涉及的發(fā)明。另外，實施方式中說明的特征的所有組合并不限定為發(fā)明的解決方案所必須的。

圖1是表示第一實施例中的半導(dǎo)體裝置100的俯視圖的圖。即，圖1表示俯視半導(dǎo)體基板20的情況。半導(dǎo)體裝置100具有與x-y平面平行的面。x方向與y方向是相互垂直的方向，z方向是與x-y平面垂直的方向。在本說明書中，正面?zhèn)仁侵妇哂信cx-y平面平行的面的物體的z方向一側(cè)，背面?zhèn)仁侵冈撐矬w的-z方向一側(cè)。位于物體的正面?zhèn)扰c背面?zhèn)戎g的面稱為該物體的側(cè)面。

半導(dǎo)體裝置100具有半導(dǎo)體基板20。半導(dǎo)體裝置100在半導(dǎo)體基板20的正面?zhèn)染邆溆性磪^(qū)10、元件區(qū)30、耐壓結(jié)構(gòu)部50、柵極襯墊70、源極襯墊72、布線73、被覆區(qū)域78、陰極襯墊74和陽極襯墊76。應(yīng)予說明，在圖1中，省略了位于半導(dǎo)體裝置100的最正面?zhèn)鹊谋Ｗo膜14。后述的保護膜14設(shè)置在除了與外部的電極電連接的柵極襯墊70、源極襯墊72、陰極襯墊74和陽極襯墊76的正面?zhèn)纫酝獾陌雽?dǎo)體裝置100的最正面?zhèn)取?/p>

有源區(qū)10是具有后述的柵極結(jié)構(gòu)12等的區(qū)域。本例的有源區(qū)10是垂直型MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金屬氧化物半導(dǎo)體場效應(yīng)晶體管)，但也可以是IGBT(Insulated Gate Bipolar Transistor：絕緣柵雙極型晶體管)。有源區(qū)10的整個正面?zhèn)缺缓笫龅膭輭緦?0覆蓋。應(yīng)予說明，在圖1中，對設(shè)置有勢壘層40的部分標示陰影。

柵極襯墊70是提供后述的柵極與半導(dǎo)體裝置100的外部的電極之間的電連接的部分。同樣，源極襯墊72也是提供后述的源極與半導(dǎo)體裝置100的外部的電極之間的電連接的部分。本例的柵極襯墊70和源極襯墊72可以由后述的勢壘層40和設(shè)置于該勢壘層40的正面?zhèn)鹊陌珹l的電極形成。

元件區(qū)30是與有源區(qū)10不同的區(qū)域。元件區(qū)30的正面?zhèn)缺缓笫龅膭輭緦?0覆蓋。元件區(qū)30可以具有對半導(dǎo)體裝置100的溫度進行測定的測溫元件。陰極襯墊74和陽極襯墊76是分別與測溫元件的陰極和陽極電連接的部分。陰極襯墊74提供測溫元件的陰極與外部的電極之間的電連接，陽極襯墊76提供測溫元件的陽極與外部的電極之間的電連接。

陰極襯墊74與元件區(qū)30的陰極通過布線73電連接。另外，陽極襯墊76與元件區(qū)30的陽極通過布線73電連接。本例的布線73由后述的勢壘層40和設(shè)置于勢壘層40的正面?zhèn)鹊陌珹l的電極形成。

耐壓結(jié)構(gòu)部50以沿著半導(dǎo)體基板20的端部的邊的方式設(shè)置。耐壓結(jié)構(gòu)部50的正面?zhèn)缺缓笫龅膭輭緦?0覆蓋。耐壓結(jié)構(gòu)部50包括沿著半導(dǎo)體基板20的端部的邊設(shè)置的多個保護環(huán)。后述的保護環(huán)使有源區(qū)10中的在半導(dǎo)體基板20內(nèi)部產(chǎn)生的耗盡層向半導(dǎo)體基板20的端部擴展。由此，能夠防止半導(dǎo)體基板20內(nèi)部的耗盡層中的電場集中。因此，與未設(shè)置耐壓結(jié)構(gòu)部50的情況相比，能夠提高半導(dǎo)體裝置100的耐壓。

被覆區(qū)域78是在半導(dǎo)體基板20的正面?zhèn)仍O(shè)置有后述的勢壘層40而成的區(qū)域。在被覆區(qū)域78與半導(dǎo)體基板20之間可以設(shè)置在制造工序中制作的層間絕緣膜等絕緣膜。被覆區(qū)域78是為了利用后述的勢壘層40盡可能覆蓋半導(dǎo)體基板20的未設(shè)置有有源區(qū)10和元件區(qū)30等的正面?zhèn)榷O(shè)置的區(qū)域。這樣，后述的勢壘層40設(shè)置在比有源區(qū)10和元件區(qū)30等更寬的區(qū)域。

圖2是表示圖1中的A-A’截面圖的圖。A-A’截面圖是以y-z平面切斷包括有源區(qū)10和元件區(qū)30的區(qū)域而得到的截面圖。本例的半導(dǎo)體裝置100具有垂直型MOSFET。本例的半導(dǎo)體基板20由SiC(碳化硅)形成，但是半導(dǎo)體基板20也可以由GaN(氮化鎵)或Si(硅)形成。

本例的半導(dǎo)體基板20具有n⁺型層16和形成于n⁺型層16的正面?zhèn)鹊膎型漂移層18。n⁺型層16可以是n⁺型的SiC基板，n型漂移層18可以是外延地形成于n⁺型的SiC基板的正面?zhèn)鹊腟iC層。在半導(dǎo)體基板20的背面?zhèn)仍O(shè)有漏極23。

(有源區(qū)10)有源區(qū)10具有多個柵極結(jié)構(gòu)12。有源區(qū)10的柵極結(jié)構(gòu)12具有柵極絕緣膜24、柵極25、層間絕緣膜26、勢壘層40、源極22、漏極23、p型阱區(qū)27、p⁺型接觸區(qū)28和n⁺型源極區(qū)29。

從接近于n型漂移層18的一側(cè)起依次設(shè)有柵極絕緣膜24、柵極25和層間絕緣膜26。層間絕緣膜26設(shè)置在與柵極25相比設(shè)置于更靠向正面?zhèn)鹊脑礃O22與柵極25之間。此外，層間絕緣膜26以包圍柵極25的側(cè)面的方式設(shè)置。如果對柵極25施加預(yù)定的電壓，則在柵極25的正下方處的p型阱區(qū)27形成溝道，使n⁺型源極區(qū)29與n型漂移層18導(dǎo)通。

源極22是設(shè)置于半導(dǎo)體基板20的正面?zhèn)鹊陌珹l的電極。源極22經(jīng)由勢壘層40而與p⁺型接觸區(qū)28和n⁺型源極區(qū)29電連接。勢壘層40設(shè)置在半導(dǎo)體基板20與源極22之間。更具體而言，勢壘層40在有源區(qū)10的整個正面?zhèn)仍O(shè)置在源極22與層間絕緣膜26之間。勢壘層40從接近于半導(dǎo)體基板20的一側(cè)起依次具有第一氮化鈦層42、第一鈦層44、第二氮化鈦層46和第二鈦層48。

第一氮化鈦層42是為了防止第一氮化鈦層42的背面?zhèn)鹊慕Y(jié)構(gòu)物與第一鈦層44反應(yīng)而設(shè)置的層。第一鈦層44作為阻斷氫出入的氫阻擋層發(fā)揮作用。第二氮化鈦層46具有防止設(shè)置于勢壘層40的正面?zhèn)鹊陌珹l的源極22與第一鈦層44反應(yīng)的功能。

第二鈦層48與包含Al的源極22反應(yīng)而形成硬度比單層的Al層高的Ti-Al層。此外，與源極22的Al未反應(yīng)的第二鈦層48作為阻斷氫出入的氫阻擋層發(fā)揮作用。為了即使形成Ti-Al層也確保氫屏障功能，第二鈦層48可以具有比第一鈦層44大的厚度。應(yīng)予說明，在本說明書中，第二鈦層48的厚度包括在形成包含Al的源極22之后的Al-Ti的合金層的厚度。

第一鈦層44和第二鈦層48各自可以具有比第一氮化鈦層42和第二氮化鈦層46中的任一個小的厚度。由于鈦層的應(yīng)力比氮化鈦層的應(yīng)力大，所以通過使鈦層比氮化鈦層薄，從而能夠抑制在半導(dǎo)體裝置100中產(chǎn)生的應(yīng)力。

在本例中，第一鈦層44和第二鈦層48的各自的厚度為10nm以上且50nm以下，第一氮化鈦層42和第二氮化鈦層46的各自的厚度為50nm以上且200nm以下。鈦層和氮化鈦層的厚度的下限可以是在階梯部中不產(chǎn)生分斷的最小的厚度。由于鈦層和氮化鈦層越厚，在半導(dǎo)體裝置100中產(chǎn)生的應(yīng)力變得越大，所以鈦層和氮化鈦層的厚度的上限可以是用于抑制在半導(dǎo)體裝置100中產(chǎn)生的應(yīng)力的最大的厚度。

(元件區(qū)30)元件區(qū)30具有以與半導(dǎo)體基板20的正面?zhèn)冉佑|的方式設(shè)置的絕緣膜35、以與絕緣膜35接觸的方式設(shè)置的半導(dǎo)體元件、以及半導(dǎo)體元件的正面?zhèn)鹊膶娱g絕緣膜36。層間絕緣膜36也與絕緣膜35接觸。絕緣膜35和層間絕緣膜36以從有源區(qū)10向元件區(qū)30延伸的方式設(shè)置。

本例的半導(dǎo)體元件是pn結(jié)二極管32。pn結(jié)二極管32包含n型半導(dǎo)體區(qū)33和p型半導(dǎo)體區(qū)34。n型半導(dǎo)體區(qū)33可以是n型多晶硅，p型半導(dǎo)體區(qū)34可以是p型多晶硅。n型半導(dǎo)體區(qū)33和p型半導(dǎo)體區(qū)34在與勢壘層40的連接界面可以具有用于降低接觸電阻的NiSi(硅化鎳)。

pn結(jié)二極管32用于檢查半導(dǎo)體基板20的過熱度。在半導(dǎo)體裝置100可以連接與有源區(qū)10的柵極結(jié)構(gòu)12電連接的控制IC。該控制IC在利用pn結(jié)二極管32測得的半導(dǎo)體基板20的溫度超過預(yù)定溫度的情況下通過降低有源區(qū)10的工作頻率而使半導(dǎo)體基板20的溫度降低。由此，能夠防止半導(dǎo)體裝置100的異常過熱。

層間絕緣膜36具有接觸孔37。在接觸孔37設(shè)有勢壘層40。pn結(jié)二極管32和包含Al的電極31經(jīng)由接觸孔37的勢壘層40而電連接。勢壘層40也被設(shè)置于接觸孔37的側(cè)壁38。

勢壘層40設(shè)置在電極31與pn結(jié)二極管32之間。元件區(qū)30的勢壘層40通過與有源區(qū)10的勢壘層40相同的工序制造。即，元件區(qū)30的勢壘層40的材料和層疊的順序與有源區(qū)10的勢壘層40相同。

元件區(qū)30的勢壘層40具有與有源區(qū)10的勢壘層40相同的功能。應(yīng)予說明，在元件區(qū)30中，第一氮化鈦層42也具有防止在n型半導(dǎo)體區(qū)33和p型半導(dǎo)體區(qū)34的正面?zhèn)忍幍腘iSi層與第一鈦層44反應(yīng)的功能。

勢壘層40以覆蓋pn結(jié)二極管32的正面?zhèn)鹊姆绞皆O(shè)置。為了使連接到n型半導(dǎo)體區(qū)33(陰極)的勢壘層40與連接到p型半導(dǎo)體區(qū)34(陽極)的勢壘層40電分離，在n型半導(dǎo)體區(qū)33的正面?zhèn)鹊膭輭緦?0與p型半導(dǎo)體區(qū)34的正面?zhèn)鹊膭輭緦?0之間設(shè)置間隔39。間隔39在y方向的長度可以為10μm。

只要勢壘層40將陽極與陰極電分離，就可以盡可能地設(shè)置于元件區(qū)30的正面?zhèn)取Ｓ纱?，勢壘?0能夠防止鈦層的分斷，并且能夠抑制在半導(dǎo)體裝置100中產(chǎn)生的應(yīng)力，能夠阻斷氫的出入。

在連接到n型半導(dǎo)體區(qū)33的勢壘層40的正面?zhèn)仍O(shè)有電極31-1，在連接到p型半導(dǎo)體區(qū)34的勢壘層40的正面?zhèn)仍O(shè)有電極31-2。電極31-1與圖1的陰極襯墊74電連接，電極31-2與圖1的陽極襯墊76電連接。在本說明書中，雖然未提及通過pn結(jié)二極管32進行溫度感測的原理，但可以適用與上述的專利文獻2同樣的原理。

(有源區(qū)10與元件區(qū)30的邊界區(qū)域)勢壘層40也被設(shè)置在以從有源區(qū)10向元件區(qū)30延伸的方式設(shè)置的絕緣膜35和層間絕緣膜36的正面?zhèn)取輭緦?0的以向元件區(qū)30延伸的方式設(shè)置的端部表示為端部11。有源區(qū)10中的勢壘層40的元件區(qū)30一側(cè)的端部11與元件區(qū)30中的勢壘層40的有源區(qū)10一側(cè)的端部41可以以分開10μm以上且20μm以下的方式設(shè)置。以分開10μm以上且20μm以下的方式設(shè)置勢壘層40是為了將有源區(qū)10與元件區(qū)30電分離。在本例中，由于在有源區(qū)10與元件區(qū)30的邊界區(qū)域也設(shè)置勢壘層40，所以即使在該邊界區(qū)域也能夠阻斷氫的出入。

(半導(dǎo)體裝置100整體)保護膜14以覆蓋有源區(qū)10和元件區(qū)30的方式設(shè)置于勢壘層40、源極22和電極31的正面?zhèn)取１Ｗo膜14可以具有防止放電的功能。在本例中，勢壘層40除了設(shè)置于有源區(qū)10、元件區(qū)30、耐壓結(jié)構(gòu)部50以外，還設(shè)置在未設(shè)有有源區(qū)10等的區(qū)域(被覆區(qū)域78)。換言之，盡可能地將勢壘層40設(shè)置在半導(dǎo)體裝置100的整個正面?zhèn)?。由此，能夠防止氫向柵極絕緣膜24的侵入，因此能夠消除柵極結(jié)構(gòu)12的柵極電壓閾值(Vth)改變的問題。

圖3是表示圖1中的B-B’截面圖的圖。B-B’截面圖是包含耐壓結(jié)構(gòu)部50的y-z截面圖。耐壓結(jié)構(gòu)部50包括保護環(huán)52、層間絕緣膜36和勢壘層40。在圖3中僅示出2個保護環(huán)52，但保護環(huán)52也可以設(shè)置為3個以上。

保護環(huán)52是設(shè)置于n型漂移層18的正面?zhèn)鹊膒型半導(dǎo)體區(qū)。保護環(huán)52的p型半導(dǎo)體區(qū)與n型漂移層18形成pn結(jié)。在耐壓結(jié)構(gòu)部50中，層間絕緣膜36設(shè)置于保護環(huán)52的正面?zhèn)纫酝獾牟糠帧?/p>

耐壓結(jié)構(gòu)部50具有勢壘層40。耐壓結(jié)構(gòu)部50的勢壘層40通過與有源區(qū)10的勢壘層40相同的工序制造。因此，耐壓結(jié)構(gòu)部50的勢壘層40的材料和層疊的順序與有源區(qū)10的勢壘層40相同。

由于耐壓結(jié)構(gòu)部50的勢壘層40不提供與外部的電連接，所以在耐壓結(jié)構(gòu)部50中的勢壘層40的正面?zhèn)炔辉O(shè)置包含Al的電極也可以。由此，能夠減少從Al供給的氫的量。另外，在本例的勢壘層40中，最正面?zhèn)鹊牡诙亴?8覆蓋第一氮化鈦層42、第一鈦層44和第二氮化鈦層46的端部側(cè)面。由此，能夠利用第二鈦層48保護與鈦層相比容易被酸等腐蝕的氮化鈦層。

多個勢壘層40設(shè)置于耐壓結(jié)構(gòu)部50的正面?zhèn)?，具有浮動電位。多個勢壘層40形成為與保護環(huán)52相同的矩形的環(huán)狀。多個勢壘層40與保護環(huán)52電連接。在多個保護環(huán)52之間，勢壘層40彼此以分開的方式設(shè)置。應(yīng)予說明，最接近于基板端部21的勢壘層40也形成為矩形的環(huán)狀。應(yīng)予說明，在最接近于基板端部21的勢壘層40的背面?zhèn)任丛O(shè)有保護環(huán)52。

圖4A～圖4F是表示半導(dǎo)體裝置100中的有源區(qū)10和元件區(qū)30的制造方法的圖。本例的半導(dǎo)體裝置100可以具有1200V等級的耐壓。圖4A～圖4F表示半導(dǎo)體裝置100的制造方法的一個例子，雜質(zhì)濃度、熱處理溫度、熱處理時間和層或膜的厚度等可以進行適當(dāng)改變。

圖4A是表示形成p型阱區(qū)27、p⁺型接觸區(qū)28和n⁺型源極區(qū)29的步驟的圖。首先，準備具有約2.0E+19cm^-3的n型雜質(zhì)濃度的n⁺型層16。應(yīng)予說明，E是指10的冪。例如E+19表示10的19次乘方。本例的n⁺型層16是n⁺型SiC基板。n⁺型SiC基板的主面可以是在＜11-20＞方向上具有4度左右的偏角的(000-1)面。

接下來，利用外延法使具有約1.0E+16cm^-3的n型雜質(zhì)濃度的n型漂移層18在n⁺型層16的正面?zhèn)瘸砷L約10μm。本例的n型雜質(zhì)濃度是N(氮)的濃度，但只要是n型雜質(zhì)，也可以使用其它雜質(zhì)。

接著，利用外延法使具有約2.0E+16cm^-3的p型雜質(zhì)濃度的p型阱區(qū)27在n型漂移層18的正面?zhèn)瘸砷L約0.5μm。本例的p型雜質(zhì)濃度為Al的濃度，但只要是p型雜質(zhì)，也可以使用其它雜質(zhì)。應(yīng)予說明，在p型阱區(qū)27以外的區(qū)域，利用外延法使n型漂移層18成長約0.5μm。

接下來，利用光刻法和離子注入在p型阱區(qū)27的正面?zhèn)冗x擇性地形成p⁺型接觸區(qū)28。應(yīng)予說明，在該工序中同時形成保護環(huán)52。接下來，利用光刻法和離子注入在p型阱區(qū)27的正面?zhèn)冗x擇性地形成n⁺型源極區(qū)29。

接下來，為了使p型阱區(qū)27、p⁺型接觸區(qū)28、保護環(huán)52和n⁺型源極區(qū)29活化而對半導(dǎo)體基板20進行熱處理。例如，在1620℃下對半導(dǎo)體基板20進行約2分鐘的熱處理。

圖4B是表示形成柵極絕緣膜24、柵極25和層間絕緣膜26的步驟的圖。圖4B是表示圖4A的后續(xù)步驟的圖。在圖4B的步驟中，首先，通過在氧和氫的混合氣氛下，使半導(dǎo)體基板20曝露于約1000℃的溫度而進行熱氧化來形成柵極絕緣膜24。柵極絕緣膜24可以為約100nm。由此，半導(dǎo)體基板20的正面?zhèn)缺粬艠O絕緣膜24覆蓋。

接下來，在柵極絕緣膜24的正面?zhèn)刃纬蓳诫s有磷的多晶硅。接著，利用光刻法選擇性地除去多晶硅，在被2個p型阱區(qū)27所夾的區(qū)域殘留多晶硅。由此多晶硅成為柵極25。接下來，在柵極25的正面?zhèn)群蛡?cè)面形成層間絕緣膜26。接著，利用光刻法使柵極絕緣膜24和層間絕緣膜36圖案化，在柵極25的正下方殘留柵極絕緣膜24，在柵極25的正面?zhèn)群蛡?cè)面殘留層間絕緣膜36。柵極25正下方的p型阱區(qū)27成為溝道形成區(qū)。

圖4C是表示形成絕緣膜35和pn結(jié)二極管32的步驟的圖。圖4C是表示圖4B的后續(xù)步驟的圖。在圖4C的步驟中，首先，在包括元件區(qū)30的區(qū)域中的半導(dǎo)體基板20的正面?zhèn)仍O(shè)置以上的絕緣膜35。絕緣膜35可以為氧化膜、PSG(Phosphosilicate Glass：磷硅酸鹽玻璃)膜或BPSG(Borophosphosilicate Glass：硼磷硅酸鹽玻璃)膜?？梢岳霉饪谭ㄊ菇^緣膜35圖案化。由此，在有源區(qū)10與元件區(qū)30的邊界附近和元件區(qū)30形成絕緣膜35。

接下來，在元件區(qū)30中形成多晶硅的n型半導(dǎo)體區(qū)33和p型半導(dǎo)體區(qū)34。n型半導(dǎo)體區(qū)33和p型半導(dǎo)體區(qū)34可以通過對無摻雜的多晶硅進行離子注入而形成，也可以通過使n型多晶硅和p型多晶硅選擇性地成長而形成。無摻雜的多晶硅的n型雜質(zhì)可以為B(硼)等，p型雜質(zhì)可以為As(砷)等。通過在圖4A和圖4B的步驟之后形成pn結(jié)二極管32，從而能夠防止pn結(jié)二極管32的多晶硅被曝露于超過1000℃的高溫工藝。由此，能夠避免多晶硅的損傷。

圖4D是表示形成層間絕緣膜36的步驟的圖。圖4D是表示圖4C的后續(xù)步驟的圖。在圖4D的步驟中，首先，在包括元件區(qū)30的區(qū)域中的半導(dǎo)體基板20的正面?zhèn)刃纬蓪娱g絕緣膜36。利用光刻法，以在n型半導(dǎo)體區(qū)33和p型半導(dǎo)體區(qū)34的正面?zhèn)确謩e設(shè)置接觸孔37的方式使元件區(qū)30的層間絕緣膜36圖案化。接下來，通過對半導(dǎo)體基板20進行熱處理，從而使層間絕緣膜36回流(reflow)而平坦化。

圖4E是表示形成勢壘層40的步驟的圖。圖4E是表示圖4D的后續(xù)步驟的圖。在圖4E的步驟中，首先，利用濺射法將第一氮化鈦層42、第一鈦層44和第二氮化鈦層46依次成膜。由此，使第一氮化鈦層42與p⁺型接觸區(qū)28和n⁺型源極區(qū)29物理接觸。如上所述，第一鈦層44的厚度可以為10nm以上且50nm以下，第一氮化鈦層42和第二氮化鈦層46的各自的厚度可以為50nm以上且200nm以下。接下來，利用光刻法使第一氮化鈦層42、第一鈦層44和第二氮化鈦層46圖案化，在有源區(qū)10、元件區(qū)30的n型半導(dǎo)體區(qū)33和元件區(qū)30的p型半導(dǎo)體區(qū)34中使其分離。

接下來，利用濺射法將第二鈦層48成膜。第二鈦層的厚度可以為10nm以上且50nm以下。本例的第二鈦層48被圖案化而端部側(cè)面向z方向匯聚，以覆蓋第一氮化鈦層42、第一鈦層44和第二氮化鈦層46的端部側(cè)面的方式被設(shè)置。接著，通過使第二鈦層48圖案化，從而有源區(qū)10中的勢壘層40的端部11與元件區(qū)30中的勢壘層40的端部41分開10μm以上且20μm以下。同時，在接到n型半導(dǎo)體區(qū)33的勢壘層40與連接到p型半導(dǎo)體區(qū)34的勢壘層40之間設(shè)有間隔39。如上所述，間隔39可以為10μm。

圖4F是表示形成源極22、電極31、保護膜14和漏極23的步驟的圖。圖4F是表示圖4E的后續(xù)步驟的圖。應(yīng)予說明，圖4F與圖1相同。在圖4F的步驟中，首先，利用濺射法將Al層成膜，利用光刻法進行圖案化，由此來形成源極22和電極31。接下來，利用濺射法在半導(dǎo)體基板20的背面?zhèn)葘i(鎳)成膜，在970℃下進行熱處理。由此，在n⁺型層16的背面?zhèn)刃纬蓺W姆接合區(qū)域。接下來，利用濺射法，按照Ni、Ti和Au(金)的順序在該歐姆接合區(qū)域的背面?zhèn)冗M行成膜。由此，形成漏極23。

圖5是表示第二實施例中的有源區(qū)10的圖。本例的柵極結(jié)構(gòu)12具有所謂的溝槽型的柵極25。柵極絕緣膜24覆蓋柵極25的背面?zhèn)群蛡?cè)面。另外，層間絕緣膜26覆蓋柵極25的正面?zhèn)取４送?，p型阱區(qū)27被設(shè)置成在多個柵極中共用。本例在這個方面與第一實施例不同。其它方面與第一實施例相同。

本例的柵極25以貫穿p型阱區(qū)27并到達n型漂移層18的方式設(shè)置。如果向柵極25施加預(yù)定的電壓，則在柵極絕緣膜24與p型阱區(qū)27之間形成溝道，n⁺型源極區(qū)29與n型漂移層18導(dǎo)通。在本例中，也能夠與第一實施例同樣地得到勢壘層40的功能和效果。另外，通過使柵極25為溝槽型，從而與第一實施例的平面型的情況相比，能夠使柵極結(jié)構(gòu)12微細化，因此能夠提高溝道密度。由此，與平面型的情況相比，能夠使有源區(qū)10低導(dǎo)通電阻化。

圖6是表示第三實施例中的有源區(qū)10的圖。本例的有源區(qū)10具備周期性地設(shè)置的具有p型柱84和n型柱88的超結(jié)結(jié)構(gòu)。在p型柱84的正面?zhèn)仍O(shè)有p型阱區(qū)27和p⁺型接觸區(qū)28。另外，在n型柱88的正面?zhèn)仍O(shè)置柵極絕緣膜24和柵極25。本例在這一方面與第一實施例不同。其它方面與第一實施例相同。在本例中，也能夠與第一實施例同樣地獲得勢壘層40的功能和效果。另外，由于有源區(qū)10具有超結(jié)結(jié)構(gòu)，所以能夠使n型柱88的雜質(zhì)濃度比第一實施例中的n型漂移層18的雜質(zhì)高，因此與第一實施例相比能夠在不降低耐壓的情況下進行低導(dǎo)通電阻化。

圖7是表示第四實施例中的有源區(qū)10的圖。在本例中，包含Al的源極22被圖案化而端部側(cè)面向z方向匯聚，并以覆蓋第一氮化鈦層42、第一鈦層44、第二氮化鈦層46和第二鈦層48的端部側(cè)面的方式被設(shè)置。本例在這一方面與第一實施例不同。其它方面與第一實施例相同。通過該構(gòu)成，能夠利用源極22保護比鈦層更容易被酸等腐蝕的氮化鈦層。應(yīng)予說明，由于源極22僅在第一鈦層44的端部側(cè)面接觸，所以不存在源極22中含有的Al與第一鈦層44反應(yīng)的問題。

以上，利用實施方式說明了本發(fā)明，但本發(fā)明的技術(shù)的范圍不限于上述實施方式記載的范圍?？梢詫ι鲜鰧嵤┓绞竭M行各種變更或改良對于本領(lǐng)域技術(shù)人員而言也是明確的。根據(jù)權(quán)利要求書的記載可知其進行了各種變更或改良的方式也包括在本發(fā)明的技術(shù)方案的范圍內(nèi)。

應(yīng)當(dāng)注意的是，只要權(quán)利要求書、說明書和附圖中所示的裝置、系統(tǒng)、程序和方法中的動作、順序、步驟和階段等各處理的執(zhí)行順序并未特別明確“在……之前”、“……以前”等，另外，只要未在后續(xù)處理中使用之前處理的結(jié)果，就都可以按任意順序?qū)崿F(xiàn)。即使方便起見，對權(quán)利要求書、說明書和附圖中的動作流程使用“首先”、“接下來”等進行說明，也不表示一定要按照該順序?qū)嵤?/p>