薄膜晶體管及其制作方法、顯示器件的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示技術(shù)領(lǐng)域，特別是涉及一種薄膜晶體管及其制作方法、顯示器件。
【背景技術(shù)】
[0002]根據(jù)有源層材料的不同，薄膜晶體管(Thin Film Transistor，TFT)主要有氧化物半導(dǎo)體TFT (簡(jiǎn)稱氧化物TFT)和非晶硅TFT兩種。氧化物TFT因其具有更大的開(kāi)關(guān)電流比，即打開(kāi)時(shí)電流更大，充電時(shí)間更短；關(guān)斷時(shí)，漏電流更小，不容易漏電，使其更適合制作高分辨率(高清晰度)、高刷新率(動(dòng)態(tài)畫(huà)面更流暢)的高端顯示產(chǎn)品。
[0003]背溝道刻蝕(BCE，Back Channel Etch)結(jié)構(gòu)的氧化物TFT因其結(jié)構(gòu)簡(jiǎn)單、制作工藝簡(jiǎn)易、尺寸小，寄生電容小等優(yōu)點(diǎn)，得到越來(lái)越廣泛的應(yīng)用。其源電極I和漏電極2直接搭接在氧化物半導(dǎo)體層3上，如圖1所示，具體的制作工藝為:形成氧化物半導(dǎo)體層3，在氧化物半導(dǎo)體層3上形成源漏金屬薄膜，對(duì)所述源漏金屬薄膜進(jìn)行光刻工藝形成源電極I和漏電極2，在該光刻工藝中需要刻蝕掉源電極I和漏電極I之間的源漏金屬薄膜，刻蝕液會(huì)對(duì)該區(qū)域的氧化物半導(dǎo)體層3有明顯的腐蝕作用，影響TFT的半導(dǎo)體特性。
[0004]為了解決上述技術(shù)問(wèn)題，現(xiàn)有技術(shù)中，在氧化物半導(dǎo)體層3上設(shè)置刻蝕阻擋層102，源電極I和漏電極2通過(guò)刻蝕阻擋層102中的過(guò)孔與氧化物半導(dǎo)體層3電性接觸。由于需要增加刻蝕阻擋層102的光刻工藝，提高了生產(chǎn)成本，而且刻蝕阻擋層102中的過(guò)孔制作也會(huì)犧牲開(kāi)口率。

【發(fā)明內(nèi)容】

[0005]本發(fā)明提供一種薄膜晶體管及其制作方法，用以解決背溝道刻蝕結(jié)構(gòu)的氧化物薄膜晶體管的制作工藝復(fù)雜，生產(chǎn)成本高的問(wèn)題。
[0006]本發(fā)明還提供一種顯示器件，包括上述的薄膜晶體管，在降低了生產(chǎn)成本的同時(shí)，還保證了顯示的品質(zhì)。
[0007]為解決上述技術(shù)問(wèn)題，本發(fā)明實(shí)施例中提供一種薄膜晶體管，包括有源層，以及搭接在所述有源層上的源電極和漏電極，所述有源層包括與所述源電極接觸的源區(qū)、與所述漏電極接觸的漏區(qū)、與源電極、漏電極之間的間隙對(duì)應(yīng)的第一區(qū)域，其中，所述有源層的第一區(qū)域包括金屬氧化物半導(dǎo)體層和設(shè)置在所述金屬氧化物半導(dǎo)體層上的硅半導(dǎo)體層。
[0008]本發(fā)明實(shí)施例中還提供一種如上所述的薄膜晶體管的制作方法，包括形成有源層的步驟和形成源電極和漏電極的步驟，所述源電極和漏電極搭接在所述有源層上，所述有源層包括與所述源電極接觸的源區(qū)、與所述漏電極接觸的漏區(qū)、與源電極、漏電極之間的間隙對(duì)應(yīng)的第一區(qū)域，其中，形成有源層的第一區(qū)域的步驟包括:
[0009]依次形成金屬氧化物半導(dǎo)體層和硅半導(dǎo)體層；
[0010]對(duì)所述金屬氧化物半導(dǎo)體層和硅半導(dǎo)體層進(jìn)行構(gòu)圖工藝，形成有源層的第一區(qū)域，所述有源層的第一區(qū)域包括金屬氧化物半導(dǎo)體層和硅半導(dǎo)體層。
[0011]本發(fā)明實(shí)施例中還提供一種顯示器件，包括如上所述的薄膜晶體管。
[0012]本發(fā)明的上述技術(shù)方案的有益效果如下:
[0013]上述技術(shù)方案中，薄膜晶體管的有源層與源電極、漏電極之間的間隙對(duì)應(yīng)的第一區(qū)域包括金屬氧化物半導(dǎo)體層和設(shè)置在所述金屬氧化物半導(dǎo)體層上的硅半導(dǎo)體層，源電極和漏電極直接搭接在所述有源層上。在刻蝕所述第一區(qū)域?qū)?yīng)的源漏金屬層形成源電極和漏電極時(shí)，所述硅半導(dǎo)體層能夠保護(hù)所述第一區(qū)域的金屬氧化物半導(dǎo)體層不被刻蝕。并通過(guò)一次構(gòu)圖工藝同時(shí)形成所述有源層的硅半導(dǎo)體層與金屬氧化物半導(dǎo)體層，不需要增加制作工藝，降低了生產(chǎn)成本，同時(shí)，源電極和漏電極直接搭接在有源層上，不需要制作過(guò)孔，提高了顯示器件的開(kāi)口率。
【附圖說(shuō)明】
[0014]為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0015]圖1表示現(xiàn)有技術(shù)中背溝道刻蝕結(jié)構(gòu)的氧化物TFT的結(jié)構(gòu)示意圖；
[0016]圖2表示本發(fā)明實(shí)施例中背溝道刻蝕結(jié)構(gòu)的氧化物TFT的結(jié)構(gòu)示意圖一；
[0017]圖3表示本發(fā)明實(shí)施例中背溝道刻蝕結(jié)構(gòu)的氧化物TFT的結(jié)構(gòu)示意圖二 ；
[0018]圖4表示本發(fā)明實(shí)施例中背溝道刻蝕結(jié)構(gòu)的氧化物TFT的結(jié)構(gòu)示意圖三；
[0019]圖5表示本發(fā)明實(shí)施例中背溝道刻蝕結(jié)構(gòu)的氧化物TFT的結(jié)構(gòu)示意圖四；
[0020]圖6表示本發(fā)明實(shí)施例中背溝道刻蝕結(jié)構(gòu)的氧化物TFT的結(jié)構(gòu)示意圖五。
【具體實(shí)施方式】
[0021]現(xiàn)有技術(shù)中，背溝道刻蝕結(jié)構(gòu)的氧化物薄膜晶體管的制作工藝，為了保護(hù)有源層不被形成源電極和漏電極的刻蝕工藝破壞，會(huì)在有源層上設(shè)置刻蝕阻擋層，源電極和漏電極通過(guò)所述刻蝕阻擋層中的過(guò)孔與有源層電性接觸，增加了制作工藝，提高了生產(chǎn)成本，過(guò)孔的制作勢(shì)必會(huì)犧牲顯示器件的開(kāi)口率。
[0022]為了解決上述技術(shù)問(wèn)題，本發(fā)明實(shí)施例中提供一種背溝道刻蝕結(jié)構(gòu)的氧化物薄膜晶體管及其制作方法，所述薄膜晶體管的有源層與源電極、漏電極之間的間隙對(duì)應(yīng)的第一區(qū)域包括金屬氧化物半導(dǎo)體層和設(shè)置在所述金屬氧化物半導(dǎo)體層上的硅半導(dǎo)體層，源電極和漏電極直接搭接在所述有源層上。在刻蝕掉對(duì)應(yīng)所述第一區(qū)域的源漏金屬層形成源電極和漏電極時(shí)，所述硅半導(dǎo)體層能夠保護(hù)所述第一區(qū)域的金屬氧化物半導(dǎo)體層不被刻蝕。并通過(guò)一次構(gòu)圖工藝同時(shí)形成所述有源層的硅半導(dǎo)體層與金屬氧化物半導(dǎo)體層，不需要增加制作工藝，降低了生產(chǎn)成本，同時(shí)，源電極和漏電極直接搭接在有源層上，不需要制作過(guò)孔，提尚了開(kāi)口率。
[0023]其中，當(dāng)薄膜晶體管打開(kāi)時(shí)，有源層與源電極、漏電極之間的間隙對(duì)應(yīng)的第一區(qū)域形成導(dǎo)電溝道。
[0024]在對(duì)本發(fā)明實(shí)施例的技術(shù)方案進(jìn)行詳細(xì)說(shuō)明之前，先對(duì)本發(fā)明實(shí)施例涉及到的幾個(gè)工藝流程進(jìn)行簡(jiǎn)單說(shuō)明，以便于更好的理解本發(fā)明實(shí)施例。
[0025]在半導(dǎo)體制造中，需要用選定的圖像、圖形或物體對(duì)待處理的膜層進(jìn)行遮擋，以控制刻蝕的作用區(qū)域。上述的用于遮擋的具有特定圖像的物體稱為掩膜版。
[0026]隨著集成電路制造工藝的飛速發(fā)展，45和32nm技術(shù)節(jié)點(diǎn)已成為近幾年的技術(shù)熱點(diǎn)，作為集成電路制造工藝中最關(guān)鍵的光刻工藝首當(dāng)其沖成為熱點(diǎn)中的焦點(diǎn)。掩膜版作為光刻工藝的其中一個(gè)非常重要的因素，其精度也得到了非常巨大的進(jìn)步?，F(xiàn)有的掩膜工藝能夠達(dá)到納米級(jí)的精度，以滿足最小線寬45nm或32nm的制作要求。
[0027]刻蝕，是指用化學(xué)或物理方法有選擇地從膜層去除不需要的部分的過(guò)程?？涛g的基本目的是正確的復(fù)制出掩膜圖形?？涛g過(guò)程中，保留的光刻膠層(或掩膜層)不會(huì)受到腐蝕源顯著的侵蝕或刻蝕，可作為掩蔽膜，保護(hù)膜層中待保留的部分，而未被光刻膠保護(hù)的區(qū)域，則被選擇性的刻蝕掉。
[0028]在半導(dǎo)體制造中有兩種基本的刻蝕工藝:干法刻蝕和濕法刻蝕。
[0029]干法刻蝕利用氣態(tài)中產(chǎn)生的等離子體，通過(guò)經(jīng)光刻而開(kāi)出的光刻膠窗口，與暴露于等離子體中的膜層行物理和化學(xué)反應(yīng)，刻蝕掉膜層上暴露的表面材料。其可以獲得極其精確的特征圖形，也就是尺寸控制精度極佳。
[0030]濕法刻蝕就是用液體化學(xué)試劑(如酸、堿和溶劑等)以化學(xué)的方式去除膜層表面的材料。在通過(guò)濕法腐蝕獲得特征圖形時(shí)，也要通過(guò)經(jīng)光刻開(kāi)出的掩膜層窗口，腐蝕掉露出的表面材料。
[0031]相對(duì)于干法刻蝕，濕法刻蝕具有較高的選擇比和較高的刻蝕效率。其中，濕法刻蝕主要用于對(duì)金屬、金屬氧化物等材料薄膜進(jìn)行刻蝕，干法刻蝕主要用于對(duì)光刻膠、氧化硅、氮化硅、氮氧化硅等材料薄膜進(jìn)行刻蝕。
[0032]下面將結(jié)合附圖和實(shí)施例，對(duì)本發(fā)明的【具體實(shí)施方式】作進(jìn)一步詳細(xì)描述。以下實(shí)施例用于說(shuō)明本發(fā)明，但不用來(lái)限制本發(fā)明的范圍。
[0033]本發(fā)明實(shí)施例中的薄膜晶體管均特指背溝道刻蝕結(jié)構(gòu)的氧化物薄膜晶體管。
[0034]結(jié)合圖2-圖6所示，本發(fā)明實(shí)施例中提供一種薄膜晶體管，包括有源層，以及搭接在所述有源層上的源電極I和漏電極2。所述有源層包括與源電極I接觸的源區(qū)、與漏電極2接觸的漏區(qū)，以及與源電極1、漏電極2之間的間隙對(duì)應(yīng)的第一區(qū)域。當(dāng)薄膜晶體管打開(kāi)時(shí)，所述有源層的第一區(qū)域形成導(dǎo)電溝道。
[0035]所述有源層的第一區(qū)域包括金屬氧化物半導(dǎo)體層3和設(shè)置在金屬氧化物半導(dǎo)體層3上的娃半導(dǎo)體層(如:非晶娃半導(dǎo)體層5，如圖2、3和5所示，或，重?fù)诫s非晶娃半導(dǎo)體層6，如圖4和6)。
[0036]其中，源電極I和漏電極2搭接在有源層上是指:源電極I和漏電極2的部分或全部與有源層交疊，且源電極I和漏電極2與有源層交疊的部分與有源層直接接觸。
[0037]相應(yīng)地，所述薄膜晶體管的制作方法包括:
[0038]形成有源層；