靜電保護(hù)電路以及半導(dǎo)體集成電路裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種靜電保護(hù)電路，其從ESD (Electro-static Discharge:靜電的放電)中保護(hù)半導(dǎo)體集成電路裝置。另外，本發(fā)明還涉及內(nèi)置有這種靜電保護(hù)電路的半導(dǎo)體集成電路裝置。
【背景技術(shù)】
[0002]在半導(dǎo)體集成電路裝置中，為了防止靜電對內(nèi)部電路的破壞而設(shè)置靜電保護(hù)電路。一般情況下，靜電保護(hù)電路被連接于被供給有高電位側(cè)電位的第一端子與被供給有低電位側(cè)電位的第二端子之間。例如，當(dāng)通過靜電的放電而使第一端子上施加有正電荷時，正電荷將經(jīng)由靜電保護(hù)電路而被放電至第二端子，因此，不會在內(nèi)部電路上施加過大的電壓，從而能夠防止對內(nèi)部電路的破壞。
[0003]作為相關(guān)的技術(shù)，對比文件I中公開了一種靜電放電保護(hù)電路，其目的在于，在使靜電放電的電荷充分放電的同時，在通常工作時除去噪聲。這種靜電放電保護(hù)電路具備:第一電源線以及第二電源線，所述第一電源線通過與直流電源相連接從而成為第一電位，所述第二電源線成為與第一電位相比而較低的第二電位；時間常數(shù)電路，其由串聯(lián)連接在第一電源線與第二電源線之間的電容器以及具有負(fù)的閾值電壓的第一 N溝道晶體管構(gòu)成；逆變器，其輸入側(cè)被連接于電容器與第一 N溝道晶體管之間的連接節(jié)點(diǎn)上，且輸出側(cè)被連接于第一 N溝道晶體管的柵極上；第二 N溝道晶體管，其被連接于第一電源線與第二電源線之間，其柵極間接地與電容器和第一 N溝道晶體管的連接節(jié)點(diǎn)相連接，并通過接受該連接節(jié)點(diǎn)的電位的上升所導(dǎo)致的柵極的電位上升而被導(dǎo)通。
[0004]在該靜電放電保護(hù)電路中，當(dāng)接收到ESD事件的產(chǎn)生時，電容器與第一 N溝道晶體管之間的連接節(jié)點(diǎn)的電位將迅速上升，從而從逆變器輸出低電平的信號。該低電平的信號被輸入至第一N溝道晶體管的柵極中。因此，第一N溝道晶體管的導(dǎo)通電阻的值較大，因此，第一 N溝道晶體管與電容器一起承擔(dān)構(gòu)成CR時間常數(shù)電路的高電阻的任務(wù)。此外，該低電平信號被間接地輸入至第二 N溝道晶體管的柵極中，第二 N溝道晶體管成為導(dǎo)通狀態(tài)，從而能夠釋放因ESD事件所產(chǎn)生的波動電流。
[0005]如此，在專利文獻(xiàn)I的發(fā)明中，第二 N溝道晶體管以如下時間而成為導(dǎo)通狀態(tài)，即，由電容器所具有的電容值與第一N溝道晶體管所具有的導(dǎo)通電阻的值(根據(jù)低電平的信號的輸入，例如為幾ΜΩ等級的值)的乘積所決定的時間常數(shù)CR的值所對應(yīng)的時間，在此期間，使ESD事件所弓I起的波動電流放電。
[0006]然而，在專利文獻(xiàn)I的圖1中所示的靜電放電保護(hù)電路中，保護(hù)工作是否開始并非由施加在時間常數(shù)電路11中的電壓的大小決定，而僅由施加在時間常數(shù)電路11中的電壓的上升沿的陡度來決定。因此，當(dāng)以相對于靜電的放電而能夠獲得充分的保護(hù)特性的方式設(shè)定時間常數(shù)時，即使在通常工作時刻，也有可能在電壓陡度上升時開始進(jìn)行保護(hù)工作。
[0007]此外，連接于電源線之間的N溝道晶體管14的導(dǎo)通時間由時間常數(shù)電路11的時間常數(shù)來決定。因此，例如，當(dāng)短時間內(nèi)連續(xù)產(chǎn)生了多個ESD事件時，由于將在時間常數(shù)電路11的電容器Ila被充電了的狀態(tài)下通過再次的靜電的放電而使半導(dǎo)體集成電路裝置中進(jìn)一步蓄積電荷，因此，會在蓄積了電荷的未充分放電的時間點(diǎn)處使N溝道晶體管14成為斷開狀態(tài)，從而可能導(dǎo)致內(nèi)部電路被破壞。
[0008]另外，在時間常數(shù)電路11中使用了具有負(fù)的閾值電壓的N溝道晶體管11b，為了形成這種特殊的晶體管，半導(dǎo)體集成電路裝置的制造工序?qū)⒆兊脧?fù)雜，從而無法避免成本上升。
[0009]專利文獻(xiàn)1:日本特開2009-182119號公報(第0014-0016段以及圖1)

【發(fā)明內(nèi)容】

[0010]因此，鑒于以上問題點(diǎn)，本發(fā)明的目的之一在于，提供一種靜電保護(hù)電路，其通過簡單的電路結(jié)構(gòu)而能夠在通常工作時不會進(jìn)行誤工作，從而獲得相對于靜電的放電的充分的保護(hù)特性。
[0011]為了解決上述課題，本發(fā)明的第一觀點(diǎn)所涉及的靜電保護(hù)電路為，經(jīng)由第一節(jié)點(diǎn)而連接于被供給有高電位側(cè)的電位的第一端子，并經(jīng)由第二節(jié)點(diǎn)而連接于被供給有低電位側(cè)的電位的第二電位的第二端子，其中，所述靜電保護(hù)電路包括在第三節(jié)點(diǎn)處相互連接在一起的第一阻抗元件以及電容器，且具備:串聯(lián)電路，其連接于第一節(jié)點(diǎn)與第二節(jié)點(diǎn)之間；第一晶體管，其被連接于第一節(jié)點(diǎn)及第二節(jié)點(diǎn)中的一個節(jié)點(diǎn)與第四節(jié)點(diǎn)之間，并隨著第一阻抗元件上所產(chǎn)生的電壓的上升而被導(dǎo)通；分壓電路，其包括連接于第四節(jié)點(diǎn)與第五節(jié)點(diǎn)之間的包括第二阻抗元件的至少一個阻抗元件、以及連接于第五節(jié)點(diǎn)與第一節(jié)點(diǎn)及第二節(jié)點(diǎn)中的另一個節(jié)點(diǎn)之間的第三阻抗元件，并對第四節(jié)點(diǎn)與第一節(jié)點(diǎn)及第二節(jié)點(diǎn)中的另一個節(jié)點(diǎn)之間的電壓進(jìn)行分壓；第二晶體管，其隨著被分壓電路分壓了的電壓的上升而被導(dǎo)通，并使流向第一阻抗元件的電流增加；檢測電路，其在檢測到第二晶體管為導(dǎo)通狀態(tài)時將輸出信號激活；放電電路，其在檢測電路的輸出信號被激活時使電流從第一節(jié)點(diǎn)流向第二節(jié)點(diǎn)。
[0012]根據(jù)本發(fā)明的第一觀點(diǎn)，在第一晶體管及第二晶體管從斷開狀態(tài)轉(zhuǎn)變?yōu)閷?dǎo)通狀態(tài)時，根據(jù)第一阻抗元件和電容器的時間常數(shù)以及第一節(jié)點(diǎn)與第二及節(jié)點(diǎn)之間的電壓來決定轉(zhuǎn)變條件。另一方面，當(dāng)?shù)谝痪w管及第二晶體管一旦成為導(dǎo)通狀態(tài)時，在第一節(jié)點(diǎn)與第二節(jié)點(diǎn)之間的電壓較高的狀態(tài)下，第一晶體管及第二晶體管將繼續(xù)保持導(dǎo)通狀態(tài)，而與第一阻抗元件和第二阻抗元件的時間常數(shù)無關(guān)。
[0013]因此，盡管在通常工作時因電源輸入而使電源電壓急劇上升的情況下，但只要第一節(jié)點(diǎn)與第二節(jié)點(diǎn)之間的電壓小于預(yù)定的值，靜電保護(hù)電路就不會開始保護(hù)工作。此外，通過靜電的放電而使靜電保護(hù)電路一旦開始工作時，只要第一節(jié)點(diǎn)與第二節(jié)點(diǎn)之間的電壓在預(yù)定的值以上，靜電保護(hù)電路就不會停止保護(hù)工作。如此，根據(jù)本發(fā)明的第一觀點(diǎn)，能夠通過簡單的電路結(jié)構(gòu)而提供在通常工作時不會進(jìn)行誤工作而可獲得相對于靜電的放電的充分的保護(hù)的靜電保護(hù)電路。
[0014]在本發(fā)明的第二觀點(diǎn)所涉及的靜電保護(hù)電路中，分壓電路還包括第三晶體管，所述第三晶體管與第二阻抗元件并聯(lián)連接，并在檢測電路的輸出信號被激活時導(dǎo)通。根據(jù)本發(fā)明的第二觀點(diǎn)，通過靜電放電而使靜電保護(hù)電路一旦開始工作時，由于分壓電路中的分壓比上升，因此，第一節(jié)點(diǎn)與第二節(jié)點(diǎn)之間的電壓下降，相對于致使半導(dǎo)體裝置的內(nèi)部電路被破壞的電壓的盈余將增加，從而靜電耐受量將提高。
[0015]在本發(fā)明的第三觀點(diǎn)所涉及的靜電保護(hù)電路中，分壓電路還包括多個阻抗元件和至少一個晶體管，多個所述阻抗元件被串聯(lián)連接于第四節(jié)點(diǎn)和第五節(jié)點(diǎn)之間，所述至少一個晶體管與這些阻抗元件中的至少一個并聯(lián)連接，并在檢測電路的輸出信號被激活時導(dǎo)通。根據(jù)本發(fā)明的第三觀點(diǎn)，不僅能夠獲得本發(fā)明第二觀點(diǎn)的效果，還能夠更細(xì)致地自由地設(shè)定靜電保護(hù)電路的電流-電壓特性。
[0016]在以上方式中，第二阻抗元件、或多個阻抗元件中的各個阻抗元件可以包括電阻元件、二極管、柵極被連接于漏極或源極上的P溝道晶體管或N溝道晶體管中的至少一個元件。通過從這些設(shè)備中選擇恰當(dāng)?shù)脑O(shè)備，或?qū)⒍鄠€設(shè)備組合在一起，能夠提供可自由地設(shè)定靜電保護(hù)電路的兩端電壓且不易受到處理誤差的影響的靜電保護(hù)電路。
[0017]此外，也可以采用如下方式，S卩，第一阻抗元件包括連接于第一節(jié)點(diǎn)與第三節(jié)點(diǎn)之間的電阻元件、和具有連接于第一節(jié)點(diǎn)上的源極、連接于第三節(jié)點(diǎn)上的漏極、以及連接于第二節(jié)點(diǎn)上的柵極的P溝道晶體管之中的至少一個元件，第三阻抗元件包括連接于第五節(jié)點(diǎn)與第二節(jié)點(diǎn)之間的電阻元件、和具有連接于第五節(jié)點(diǎn)上的漏極、連接于第二節(jié)點(diǎn)上的源極、以及連接于第一節(jié)點(diǎn)上的柵極的N溝道晶體管之中的至少一個元件。
[0018]當(dāng)使用電阻元件作為第一阻抗元件或第三阻抗元件時，由于電阻元件的電阻值是固定的，因此，容易進(jìn)行第一阻抗元件和電容器的時間常數(shù)的設(shè)定和第二晶體管的導(dǎo)通條件的設(shè)定。另一方面，當(dāng)使用晶體管作為第一阻抗元件或第三阻抗元件時，由于第一節(jié)點(diǎn)與第二節(jié)點(diǎn)間的電壓減少時晶體管的導(dǎo)通電阻將增加，因此，能夠防止在保護(hù)工作的過程中第一晶體管或第二晶體管斷開的情況。
[0019]此時，也可以采用如下方式，S卩，第一晶體管包括具有連接于第一節(jié)點(diǎn)上的源極、連接于第四節(jié)點(diǎn)上的漏極、以及連接于第三節(jié)點(diǎn)上的柵極的P溝道晶體管，通過隨著第一節(jié)點(diǎn)與第三節(jié)點(diǎn)之間的電壓的上升而使P溝道晶體管導(dǎo)通，從而在分壓電路上施加電壓。由此，當(dāng)在第一節(jié)點(diǎn)與第二及節(jié)點(diǎn)之間施加急劇的正電壓，從而第一幾點(diǎn)與第三節(jié)點(diǎn)之間的電壓達(dá)到P溝道晶體管的閾值電壓以上時，P溝道晶體管將導(dǎo)通，第一節(jié)點(diǎn)與第二節(jié)點(diǎn)之間的電壓被施加在分壓電路上。
[0020]此外，也可以采用如下方式，S卩，第二晶體管包括具有連接于第三節(jié)點(diǎn)上的漏極、連接于第二節(jié)點(diǎn)上的源極、以及連接于第五節(jié)點(diǎn)上的柵極的N溝道晶體管，通過隨著第五節(jié)點(diǎn)與第二節(jié)點(diǎn)之間的電壓的上升而使N溝道晶體管導(dǎo)通，從而使檢測電路的輸出信號被激活。由此，當(dāng)被分壓電路分壓了的電壓達(dá)到N溝道晶體管的閾值電壓以上時，N溝道晶體管將導(dǎo)通，從而檢測電路的輸出信號被激活，因此，靜電保護(hù)電路的保護(hù)工作開始進(jìn)行。
[0021 ] 在上述方式中，也可以采用如下方式，即，檢測電路包括逆變器，所述逆變器具有被供給有第三節(jié)點(diǎn)的電位的輸入端子，所述檢測電路在第一阻抗元件上所產(chǎn)生的電壓相對于所述第一節(jié)點(diǎn)與所述第二節(jié)點(diǎn)之間的電壓的比例增大到大于預(yù)定比例時，將輸出信號激活。通過在檢測電路中使用逆變器，從而能夠以簡單的電路結(jié)構(gòu)對第三節(jié)點(diǎn)的電位是高電平還是低電平進(jìn)行檢測。
[0022]此外，也可以采用如下方式，S卩，放電電路包括N溝道晶體管和NPN晶體管之中的至少一個，其中，所述N溝道晶體管具有連接于第一節(jié)點(diǎn)上的漏極、連接于第二節(jié)點(diǎn)上的源極、以及被供給有檢測電路的輸出信號的柵極，所述NPN晶體管具有連接于第一節(jié)點(diǎn)上的集電極、連接于第二節(jié)點(diǎn)上的發(fā)射極、以及被供給有檢測電路的輸出信號的基極。N溝道晶體管或NPN晶體管能夠不經(jīng)由晶片而形成在P型半導(dǎo)體基板上，從而特性優(yōu)異。
[0023]另外，本發(fā)明的一個觀點(diǎn)所涉及的半導(dǎo)體集成電路裝置具備本發(fā)明的任意一個觀點(diǎn)所涉及的靜電保護(hù)電路。由此，在各種半導(dǎo)體集成電路裝置中，能夠防止靜電的放電導(dǎo)致的內(nèi)部電路的破壞。
【附圖說明】
[0024]圖1為示出了內(nèi)置有靜電保護(hù)電路的半導(dǎo)體集成電路裝置的結(jié)構(gòu)例的電路圖。
[0025]圖2為示出了內(nèi)置有靜電保護(hù)電路的半導(dǎo)體集成電路裝置的結(jié)構(gòu)例的電路圖。
[0026]圖3為示出了本發(fā)明的第一實(shí)施方式所涉及的靜電保護(hù)電路的結(jié)構(gòu)例的電路圖。
[0027]圖4為示出應(yīng)用了圖3中所示的靜電保護(hù)電路時的1-V特性的圖。
[0028]圖5為示出應(yīng)用了現(xiàn)有靜電保護(hù)電路時的1-V特性的圖
[0029]圖6為示出了本發(fā)明的第二實(shí)施方式所涉及的靜電保護(hù)電路的結(jié)構(gòu)例的電路圖。
[0030]圖7為示出應(yīng)用了圖6中所示的靜電保護(hù)電路時的1-V特性的圖。
[0031]圖8為示出了本發(fā)明的第三實(shí)施方式所涉及的靜電保護(hù)電路的結(jié)構(gòu)例的電路圖。
[0032]圖9為示出了本發(fā)明的第四實(shí)施方式所涉及的靜電保護(hù)電路的結(jié)構(gòu)例的電路圖。
[0033]圖10為示出了本發(fā)明的第五實(shí)施方式所涉及的靜電保護(hù)電路的結(jié)構(gòu)例的電路圖。
[0034]圖11為示出了本發(fā)明的第六實(shí)施方式所涉及的靜電保護(hù)電路的結(jié)構(gòu)例的電路圖。
[0035]圖12為示出了除電阻元件以外能夠使用的阻抗元件的示例的圖。
[0036]圖13為除MOS晶體管以外能夠使用的第三端子元件的示例的圖。
【具體實(shí)施方式】
[0037]以下，參照附圖對本發(fā)明的實(shí)施方式進(jìn)行詳細(xì)說明。另外，對相同的結(jié)構(gòu)要素標(biāo)注相同的參考編號，并省略重復(fù)的說明。
[0038]本發(fā)明的各個實(shí)施方式所涉及的靜電保護(hù)電路，在半導(dǎo)體集成電路裝置中被連接于被供給有高電位側(cè)的電位的第一端子與被供給有低電位側(cè)的電位的第二端子之間。在此，可以使第一端子為被供給高電位側(cè)的電源電位的電源端子，第二端子為被供給有低電位側(cè)的電源電位的電源端子。此外，也可以使第一端子為被供給高電位側(cè)電源電位的電源端子，第二端子為被供給有信號電位的信號端子。或者也可以使第一端子為被供給有信號電位的信號端子，第二端子為被供給低電位側(cè)電源電位的電源端子。
[0039]圖1及圖2為示出本發(fā)明的各個實(shí)施方式所涉及的內(nèi)置有靜電保護(hù)電路