[0166]在式(3)中，保持電壓Vh相對(duì)于晶體管QNlO的閾值電壓Vth _而具有(R2+R3)/R3倍的誤差。相對(duì)于此，式(11)中的保持電壓誤差為晶體管QNlO的閾值電壓VthQNJ9誤差與晶體管QNl的閾值電壓VthQN1的誤差之和。因此，能夠提供相對(duì)于晶體管QNlO的閾值電壓Vth_的誤差而保持電壓V1^變動(dòng)較小的靜電保護(hù)電路。此外，由于晶體管QNl的閾值電壓VthQN1較小，因此能夠?qū)⒈３蛛妷篤h設(shè)定得較低。
[0167]圖12 (f)示出了 N溝道MOS晶體管QN2，其具有連接于高電位側(cè)的節(jié)點(diǎn)N+的漏極和連接于低電位側(cè)的節(jié)點(diǎn)N-的源極及柵極。例如可以在圖3所示的第一實(shí)施方式所涉及的靜電保護(hù)電路10中使用該晶體管QN2來(lái)替代電阻元件R2。
[0168]在圖3中，在節(jié)點(diǎn)NI與節(jié)點(diǎn)N2之間被施加的電壓急劇上升的情況下，當(dāng)節(jié)點(diǎn)NI與節(jié)點(diǎn)N3之間的電壓上升并達(dá)到晶體管QPlO的閾值電壓以上時(shí)，晶體管QPlO被導(dǎo)通。當(dāng)通過(guò)由晶體管QPlO所施加的電壓而使晶體管QN2擊穿時(shí)，電阻元件R3中將流有電流，節(jié)點(diǎn)N5與節(jié)點(diǎn)N2之間的電壓降從OV起上升。
[0169]使用晶體管QN2來(lái)替代電阻元件R2的情況下的靜電保護(hù)電路10的保護(hù)電壓Vh通過(guò)下式(12)來(lái)擬合。
[0170]VhN Vth QN10+VBQN2...(12)
[0171]此處，VthQN1A晶體管QNlO的閾值電壓，Vbqp2S晶體管QN2的擊穿電壓。
[0172]在式(3)中，保持電壓Vh相對(duì)于晶體管QNlO的閾值電壓Vth _而具有(R2+R3)/R3倍的誤差。相對(duì)于此，式(12)中的保持電壓誤差為晶體管QNlO的閾值電壓VthQNJ9誤差與晶體管QN2的擊穿電壓Vbqp2的誤差之和。因此，能夠提供相對(duì)于晶體管QNlO的閾值電壓Vth_而保持電壓V亦變動(dòng)較小的靜電保護(hù)電路。
[0173]圖12(g)示出了阻抗元件具有多個(gè)相同的設(shè)備的示例。該阻抗元件為將三個(gè)二極管D3?D5串聯(lián)連接而成的元件，二極管D3的陽(yáng)極被連接于高電位側(cè)的節(jié)點(diǎn)N+，二極管D5的陰極被連接于低電位側(cè)的節(jié)點(diǎn)N-。例如可以在圖3所示的第一實(shí)施方式所涉及的靜電保護(hù)電路10中使用這些二極管D3?D5來(lái)替代電阻元件R2。
[0174]在圖3中，在節(jié)點(diǎn)NI與節(jié)點(diǎn)N2之間被施加的電壓急劇上升的情況下，當(dāng)節(jié)點(diǎn)NI與節(jié)點(diǎn)N3之間的電壓上升并達(dá)到晶體管QPlO的閾值電壓以上時(shí)，晶體管QPlO被導(dǎo)通。當(dāng)通過(guò)由晶體管QPlO所施加的電壓而使二極管D3?D5上流有正向電流時(shí)，電阻元件R3中也將流有電流，節(jié)點(diǎn)N5與節(jié)點(diǎn)N2之間的電壓降從OV起上升。
[0175]使用二極管D3?D5來(lái)替代電阻元件R2的情況下的靜電保護(hù)電路10的保護(hù)電壓Vh通過(guò)下式(13)來(lái)擬合。
[0176]VhN Vth QN10+VFD3+VFD4+VFD5...(13)
[0177]此處，VthQN1A晶體管QNlO的閾值電壓，Vfd3為二極管D3的正向電壓，V FD4為二極管D4的正向電壓，Vfd5為二極管D5的正向電壓。如式(13)所示，靜電保護(hù)電路10的保持電壓乂11可以根據(jù)串聯(lián)連接的二極管的個(gè)數(shù)而自由地設(shè)定。此外，由于二極管D2的正向電壓Vfd2的量產(chǎn)誤差較小，因此，能夠提供相對(duì)于晶體管QNlO的閾值電壓Vth 的誤差而保持電壓Vh的變動(dòng)較小的靜電保護(hù)電路。
[0178]圖12(h)示出了阻抗元件包括多個(gè)不同的設(shè)備的示例。該阻抗元件為將二極管D6、和電阻元件R7串聯(lián)連接而成的元件，二極管D6的陰極被連接于高電位側(cè)的節(jié)點(diǎn)N+，電阻元件R7的一端被連接于低電位側(cè)的節(jié)點(diǎn)N-。例如在圖3所示的第一實(shí)施方式所涉及的靜電保護(hù)電路10中，可以使用該二極管D6、以及電阻元件R7來(lái)替代電阻元件R2。
[0179]在圖3中，在節(jié)點(diǎn)NI與節(jié)點(diǎn)N2之間被施加的電壓急劇上升的情況下，如果節(jié)點(diǎn)NI與節(jié)點(diǎn)N3之間的電壓上升并達(dá)到晶體管QPlO的閾值電壓以上時(shí)，晶體管QPlO被導(dǎo)通。當(dāng)通過(guò)由晶體管QPlO所施加的電壓而使二極管D6擊穿時(shí)，電阻元件R7以及電阻元件R3中將流有電流，節(jié)點(diǎn)N5與節(jié)點(diǎn)N2之間的電壓降從OV起上升。
[0180]使用二極管D6及電阻元件R7來(lái)替代電阻元件R2的情況下的靜電保護(hù)電路10的保護(hù)電壓％通過(guò)下式(14)來(lái)擬合。
[0181]VhN VthQN10X (R3+R7)/Rs+Vbd6 *.* (14)
[0182]此處，Vthemc^晶體管QNlO的閾值電壓，R3為電阻元件R3的電阻值，R7為電阻元件R7的電阻值，Vbd6為二極管D6的擊穿電壓。如式(14)所示，通過(guò)選擇電阻元件R3及電阻元件R7的電阻值，從而能夠?qū)λ璧谋３蛛妷篤h進(jìn)行設(shè)定。此外，由于二極管D6的擊穿電壓Vbd6的誤差與晶體管QNlO的閾值電壓Vthe■的誤差相比而較小，因此，能夠提供相比于僅適用電阻元件的情況而保持電壓變動(dòng)較小的靜電保護(hù)電路。
[0183]如此，通過(guò)從電阻元件、二極管和晶體管中選擇恰當(dāng)?shù)脑O(shè)備或?qū)⒍鄠€(gè)設(shè)備組合在一起，從而能夠?qū)o電保護(hù)電路兩端間的電壓進(jìn)行自由設(shè)定，并且能夠提供不易受到處理誤差的影響的靜電保護(hù)電路。
[0184]放電電路的示例
[0185]本發(fā)明的各個(gè)實(shí)施方式所涉及的靜電保護(hù)電路的放電電路中，除MOS晶體管(Metal Oxide Semiconductor FET:金屬氧化膜型電場(chǎng)效應(yīng)晶體管)之外，還可以使用具有使電流流動(dòng)的功能且具有對(duì)電流進(jìn)行導(dǎo)通/斷開(kāi)控制的端子的三端子元件或電路等。
[0186]作為三端子元件，可列舉接合型電場(chǎng)效應(yīng)晶體管(Junct1n FET)、金屬半導(dǎo)體型電場(chǎng)效應(yīng)晶體管(Metal Semiconductor FET)、雙極晶體管、以及閘流晶體管等。這些三端子元件不僅可以作為放電電路，還可以作為其他MOS晶體管的替代品來(lái)使用。
[0187]圖13為示出放電電路中除MOS晶體管以外能夠使用的三端子元件的示例的圖。另夕卜，在圖13中，“NS”表示被供給檢測(cè)電路的輸出信號(hào)的節(jié)點(diǎn)。
[0188]本發(fā)明的第一至第六實(shí)施方式中，可以使用圖13(a)所示的NPN雙極晶體管來(lái)替代放電電路12的N溝道MOS晶體管QN12。該NPN雙極晶體管具有連接于節(jié)點(diǎn)NI的集電極、連接于節(jié)點(diǎn)N2的發(fā)射極和連接于節(jié)點(diǎn)NS的基極。
[0189]本發(fā)明的第五實(shí)施方式中，可以使用圖13(b)所示的PNP雙極晶體管來(lái)替代放電電路12d的P溝道MOS晶體管QP12。該P(yáng)NP雙極晶體管具有連接于節(jié)點(diǎn)NI的發(fā)射極、連接于節(jié)點(diǎn)N2的集電極和連接于節(jié)點(diǎn)NS的基極。
[0190]本發(fā)明不僅現(xiàn)定于上述說(shuō)明的實(shí)施方式，也可以由在該技術(shù)領(lǐng)域中具有公知常識(shí)的技術(shù)人員在本發(fā)明的技術(shù)思想內(nèi)加以多種改變。
[0191]符號(hào)說(shuō)明
[0192]1、2:二極管;3、4:電源配線(xiàn);10、10a?1e:靜電保護(hù)電路;ll、lle:檢測(cè)電路；12、12d:放電電路；20:內(nèi)部電路；P1、P2:電源端子；P3:信號(hào)端子；R1?R7:電阻元件、Cl:電容器；QP1?QP42:P溝道MOS晶體管；QN1?QN42:N溝道MOS晶體管；D1?D6:二極管。
【主權(quán)項(xiàng)】
1.一種靜電保護(hù)電路，其經(jīng)由第一節(jié)點(diǎn)而連接于被供給有第一電位的第一端子，并經(jīng)由第二節(jié)點(diǎn)而連接于被供給有與所述第一電位相比而為較低電位的第二電位的第二端子，其中，所述靜電保護(hù)電路包括: 第一阻抗元件，其一端與所述第一節(jié)點(diǎn)及所述第二節(jié)點(diǎn)中的一個(gè)節(jié)點(diǎn)相連接，另一端與第三節(jié)點(diǎn)相連接； 電容器，其一端與所述第三節(jié)點(diǎn)相連接，另一端與所述第一節(jié)點(diǎn)及所述第二節(jié)點(diǎn)中的另一個(gè)節(jié)點(diǎn)相連接； 第一晶體管，其被連接于所述第一節(jié)點(diǎn)及所述第二節(jié)點(diǎn)中的所述一個(gè)節(jié)點(diǎn)與所述第四節(jié)點(diǎn)之間，且隨著所述第一阻抗元件兩端所產(chǎn)生的電壓的上升而成為導(dǎo)通狀態(tài)； 分壓電路，其包括連接于所述第四節(jié)點(diǎn)與第五節(jié)點(diǎn)之間的第二阻抗元件、和連接于所述第一節(jié)點(diǎn)及所述第二節(jié)點(diǎn)中的所述另一個(gè)節(jié)點(diǎn)與所述第五節(jié)點(diǎn)之間的第三阻抗元件，并對(duì)所述第一節(jié)點(diǎn)及所述第二節(jié)點(diǎn)中的所述另一個(gè)節(jié)點(diǎn)與所述第四節(jié)點(diǎn)之間的電壓進(jìn)行分壓； 第二晶體管，其隨著所述第三阻抗元件兩端所產(chǎn)生的電壓的上升而成為導(dǎo)通狀態(tài)； 檢測(cè)電路，其在檢測(cè)到所述第二晶體管為導(dǎo)通狀態(tài)時(shí)將輸出信號(hào)激活； 放電電路，其連接于所述第一節(jié)點(diǎn)與所述第二節(jié)點(diǎn)之間，且在所述檢測(cè)電路的輸出信號(hào)被激活時(shí)使電流從所述第一節(jié)點(diǎn)流向所述第二節(jié)點(diǎn)。
2.如權(quán)利要求1所述的靜電保護(hù)電路，其中， 所述分壓電路還包括第三晶體管，所述第三晶體管與所述第二阻抗元件并聯(lián)連接，并在所述檢測(cè)電路的輸出信號(hào)被激活時(shí)導(dǎo)通。
3.如權(quán)利要求1所述的靜電保護(hù)電路，其中， 所述分壓電路還包括多個(gè)阻抗元件和至少一個(gè)晶體管，多個(gè)所述阻抗元件被串聯(lián)連接于所述第四節(jié)點(diǎn)和所述第五節(jié)點(diǎn)之間，所述至少一個(gè)晶體管與多個(gè)所述阻抗元件中的至少一個(gè)阻抗元件并聯(lián)連接，且在所述檢測(cè)電路的輸出信號(hào)被激活時(shí)導(dǎo)通。
4.如權(quán)利要求1至3中任意一項(xiàng)所述的靜電保護(hù)電路，其中， 所述第二阻抗元件、或多個(gè)所述阻抗元件中的各個(gè)阻抗元件包括電阻元件、二極管、柵極被連接于漏極或源極上的P溝道晶體管或N溝道晶體管之中的至少一個(gè)元件。
5.如權(quán)利要求1至3中任意一項(xiàng)所述的靜電保護(hù)電路，其中， 所述第一阻抗元件包括連接于所述第一節(jié)點(diǎn)與所述第三節(jié)點(diǎn)之間的電阻元件、和具有連接于所述第一節(jié)點(diǎn)上的源極、連接于所述第三節(jié)點(diǎn)上的漏極、以及連接于所述第二節(jié)點(diǎn)上的柵極的P溝道晶體管之中的至少一個(gè)元件， 所述第三阻抗元件包括連接于所述第五節(jié)點(diǎn)與所述第二節(jié)點(diǎn)之間的電阻元件、和具有連接于所述第五節(jié)點(diǎn)上的漏極、連接于所述第二節(jié)點(diǎn)上的源極、以及連接于所述第一節(jié)點(diǎn)上的柵極的N溝道晶體管之中的至少一個(gè)元件。
6.如權(quán)利要求5所述的靜電保護(hù)電路，其中， 所述第一晶體管包括具有連接于所述第一節(jié)點(diǎn)上的源極、連接于所述第四節(jié)點(diǎn)上的漏極、以及連接于所述第三節(jié)點(diǎn)上的柵極的P溝道晶體管，通過(guò)隨著所述第一節(jié)點(diǎn)與所述第三節(jié)點(diǎn)之間的電壓的上升而使所述P溝道晶體管導(dǎo)通，從而在所述分壓電路上施加電壓。
7.如權(quán)利要求5所述的靜電保護(hù)電路，其中， 所述第二晶體管包括具有連接于所述第三節(jié)點(diǎn)上的漏極、連接于所述第二節(jié)點(diǎn)上的源極、以及連接于所述第五節(jié)點(diǎn)上的柵極的N溝道晶體管，通過(guò)隨著所述第五節(jié)點(diǎn)與所述第二節(jié)點(diǎn)之間的電壓的上升而使所述N溝道晶體管導(dǎo)通，從而使所述檢測(cè)電路的輸出信號(hào)被激活。
8.如權(quán)利要求1至3中任意一項(xiàng)所述的靜電保護(hù)電路，其中， 所述檢測(cè)電路包括逆變器，所述逆變器具有被供給有所述第三節(jié)點(diǎn)的電位的輸入端子，所述檢測(cè)電路在所述第一阻抗元件上所產(chǎn)生的電壓相對(duì)于所述第一節(jié)點(diǎn)與所述第二節(jié)點(diǎn)之間的電壓的比例增大到大于預(yù)定比例時(shí)，將輸出信號(hào)激活。
9.如權(quán)利要求1至3中任意一項(xiàng)所述的靜電保護(hù)電路，其中， 所述放電電路包括N溝道晶體管和NPN晶體管之中的至少一個(gè)，其中，所述N溝道晶體管具有連接于所述第一節(jié)點(diǎn)上的漏極、連接于所述第二節(jié)點(diǎn)上的源極、以及被供給有所述檢測(cè)電路的輸出信號(hào)的柵極，所述NPN晶體管具有連接于所述第一節(jié)點(diǎn)上的集電極、連接于所述第二節(jié)點(diǎn)上的發(fā)射極、以及被供給有所述檢測(cè)電路的輸出信號(hào)的基極。
10.一種半導(dǎo)體集成電路裝置，具備權(quán)利要求1至9中任意一項(xiàng)所述的靜電保護(hù)電路。
【專(zhuān)利摘要】本發(fā)明提供一種靜電保護(hù)電路以及半導(dǎo)體集成電路裝置，靜電保護(hù)電路包括：串聯(lián)電路，其被連接于第一節(jié)點(diǎn)與第二節(jié)點(diǎn)之間，且包括在第三節(jié)點(diǎn)處相互連接在一起的阻抗元件以及電容器；第一晶體管，其被連接于第一節(jié)點(diǎn)與第四節(jié)點(diǎn)之間，且隨著阻抗元件上所產(chǎn)生的電壓的上升而導(dǎo)通；分壓電路，其對(duì)第四節(jié)點(diǎn)與第二節(jié)點(diǎn)間的電壓進(jìn)行分壓；第二晶體管，其隨著分壓后的電壓的上升而導(dǎo)通，并使流向阻抗元件的電流增加；檢測(cè)電路，其在檢測(cè)到所述第二晶體管的導(dǎo)通狀態(tài)時(shí)將輸出信號(hào)激活；放電電路，其在檢測(cè)電路的輸出信號(hào)被激活時(shí)使電流從第一節(jié)點(diǎn)流向第二節(jié)點(diǎn)。
【IPC分類(lèi)】H01L27-02
【公開(kāi)號(hào)】CN104701311
【申請(qǐng)?zhí)枴緾N201410750885
【發(fā)明人】池田益英
【申請(qǐng)人】精工愛(ài)普生株式會(huì)社
【公開(kāi)日】2015年6月10日
【申請(qǐng)日】2014年12月9日
【公告號(hào)】US20150162745