半導(dǎo)體器件及其制造方法
【專利說明】半導(dǎo)體器件及其制造方法
[0001]相關(guān)串請的交叉引用
[0002]將2014年6月30日提交的申請?zhí)枮?014-133852的日本專利申請的公開文本(包括說明書、附圖以及摘要)以引用的方式整體并入本文。
【背景技術(shù)】
[0003]本發(fā)明涉及半導(dǎo)體器件及其制造方法，例如涉及可被應(yīng)用到具有可電重寫的非易失性存儲器的半導(dǎo)體器件的有效技術(shù)以及其制造技術(shù)。
[0004]公開號為2006-49737的日本未審查專利公開(專利文獻(xiàn)I)描述了用于去除層壓絕緣膜(0N0膜)的被暴露的部分的技術(shù)，該層壓絕緣膜(0N0膜)包括:在上層中的氧化硅膜；在氧化硅膜之下的層中的氮化硅膜；以及在氮化硅膜之下的層中的氧化硅膜。
[0005]專利文獻(xiàn)I還描述了被布置在存儲器單元部分中的元件隔離區(qū)域的布局。本文中，專利文獻(xiàn)I描述了在存儲器柵極電極與元件隔離區(qū)域彼此交叉的交叉區(qū)域中的布局，靠近源極區(qū)域的邊沿側(cè)的寬度與靠近控制柵極電極的邊沿側(cè)的寬度相同。

【發(fā)明內(nèi)容】

[0006]EEPROK電可擦除可編程只讀存儲器)和快閃存儲器被廣泛用作非易失性半導(dǎo)體存儲器，其中信息可以被電寫入或擦除。由正被廣泛使用的EEPROM和快閃存儲器表示的這些非易失性半導(dǎo)體存儲器(非易失性存儲器)中的每個非易失性半導(dǎo)體存儲器在MOS (金屬氧化物半導(dǎo)體)晶體管的柵極電極之下具有由氧化硅膜包圍的電荷存儲膜，諸如導(dǎo)電浮置柵極電極、捕獲絕緣膜等，以便通過利用以下事實來存儲信息:晶體管的閾值取決于在浮置柵極電極或捕獲絕緣膜中的電荷存儲狀態(tài)而改變。
[0007]捕獲絕緣膜是指具有可以在其中存儲電荷的捕獲層級的絕緣膜，并且可以引用氮化硅膜等作為捕獲絕緣膜的一個示例。將具有捕獲絕緣膜的非易失性半導(dǎo)體存儲器操作為存儲元件，其中通過將電荷注入捕獲絕緣膜以及從捕獲絕緣膜排出而將MOS晶體管的閾值偏移。使用這種捕獲絕緣膜作為電荷存儲膜的非易失性半導(dǎo)體存儲器被稱作MONOS(金屬氧化物氮化物氧化物半導(dǎo)體)類型晶體管，并且與導(dǎo)電浮置柵極電極被用作電荷存儲膜的情況相比，由于電荷被存儲在離散的捕獲層級中，因此其在數(shù)據(jù)保持可靠性方面更為出色。
[0008]可以引用分離柵極類型非易失性存儲器作為這種MONOS類型晶體管的一個示例。在分離柵極類型非易失性存儲器中，將用于存儲信息的存儲器晶體管形成在用于選擇存儲器單元的選擇晶體管的側(cè)壁中。具體地，經(jīng)由柵極絕緣膜將控制柵極電極形成在半導(dǎo)體襯底中，并且經(jīng)由包括電荷存儲膜的層壓絕緣膜將存儲器柵極電極形成在控制柵極電極的側(cè)壁中。
[0009]在分離柵極類型非易失性存儲器中，當(dāng)執(zhí)行用于寫入信息或用于擦除信息的操作時，將具有相對較大絕對值的電壓施加到存儲器柵極電極。因此，從提高分離柵極類型非易失性存儲器的可靠性的視角而言，確保足夠的例如在存儲器柵極電極和源極區(qū)域(擴(kuò)散層)之間的耐受電壓是重要的。
[0010]其它問題和新的特征將通過本說明書中的描述和附圖而變得清楚。
[0011]在根據(jù)一個實施例的半導(dǎo)體器件中，沿第一方向延伸的元件隔離區(qū)域具有交叉區(qū)域，在平面圖中，交叉區(qū)域與沿第二方向延伸的存儲器柵極電極交叉，該第二方向與第一方向以直角相交。在這種情況下，在交叉區(qū)域中，靠近源極區(qū)域并沿第二方向定向的一個邊沿側(cè)的寬度大于靠近控制柵極電極并沿第二方向定向的另一邊沿側(cè)的寬度。
[0012]在根據(jù)一個實施例的半導(dǎo)體器件的制造方法中，通過利用采用了光學(xué)臨近效應(yīng)校正的掩膜形成元件隔離區(qū)域，并因此在元件隔離區(qū)域與存儲器柵極電極彼此交叉的交叉區(qū)域中，靠近源極區(qū)域的一個邊沿側(cè)的寬度大于靠近控制柵極電極的另一邊沿側(cè)的寬度。
[0013]此外，在根據(jù)一個實施例的半導(dǎo)體器件的制造方法中，當(dāng)層壓絕緣膜被去除時，布置在層壓絕緣膜的最底層中的第一絕緣膜不被去除，該層壓絕緣膜包括第一絕緣膜、電荷存儲膜和第二絕緣膜并且從存儲器柵極電極暴露。
[0014]根據(jù)一個實施例，可以提高半導(dǎo)體器件的可靠性。
【附圖說明】
[0015]圖1是圖示了第一實施例中的半導(dǎo)體芯片的布局配置的示例的視圖；
[0016]圖2是示意性地圖示了第一實施例中的非易失性存儲器的平面布局配置的示例的平面圖；
[0017]圖3A至圖3D是以簡化方式圖示了在沿圖2中A-A線所獲得的部分中的根據(jù)現(xiàn)有技術(shù)的非易失性存儲器的制造步驟的截面圖；
[0018]圖4是闡述了第一實施例中的半導(dǎo)體器件的器件結(jié)構(gòu)的示例的視圖；
[0019]圖5是圖示了第一實施例中的半導(dǎo)體器件的制造步驟的截面圖；
[0020]圖6是圖示了后跟圖5的半導(dǎo)體器件的制造步驟的截面圖；
[0021]圖7是圖示了后跟圖6的半導(dǎo)體器件的制造步驟的截面圖；
[0022]圖8是圖示了后跟圖7的半導(dǎo)體器件的制造步驟的截面圖；
[0023]圖9是圖示了后跟圖8的半導(dǎo)體器件的制造步驟的截面圖；
[0024]圖10是圖示了后跟圖9的半導(dǎo)體器件的制造步驟的截面圖；
[0025]圖11是圖示了后跟圖10的半導(dǎo)體器件的制造步驟的截面圖；
[0026]圖12是圖示了后跟圖11的半導(dǎo)體器件的制造步驟的截面圖；
[0027]圖13是圖示了后跟圖12的半導(dǎo)體器件的制造步驟的截面圖；
[0028]圖14是圖示了后跟圖13的半導(dǎo)體器件的制造步驟的截面圖；
[0029]圖15是圖示了后跟圖14的半導(dǎo)體器件的制造步驟的截面圖；
[0030]圖16是圖示了后跟圖15的半導(dǎo)體器件的制造步驟的截面圖；
[0031]圖17是圖示了后跟圖16的半導(dǎo)體器件的制造步驟的截面圖；
[0032]圖18是圖示了后跟圖17的半導(dǎo)體器件的制造步驟的截面圖；
[0033]圖19是圖示了后跟圖18的半導(dǎo)體器件的制造步驟的截面圖；
[0034]圖20是圖示了后跟圖19的半導(dǎo)體器件的制造步驟的截面圖；
[0035]圖21是圖示了后跟圖20的半導(dǎo)體器件的制造步驟的截面圖；
[0036]圖22是圖示了后跟圖21的半導(dǎo)體器件的制造步驟的截面圖；
[0037]圖23是其中圖2的部分區(qū)域被放大的視圖；
[0038]圖24是沿圖23中的C-C線所獲得的截面圖；
[0039]圖25是示意性地圖示了第二實施例中的非易失性存儲器的平面布局配置的示例的平面圖；
[0040]圖26是其中圖25的部分區(qū)域被放大的視圖；
[0041]圖27是沿圖26中的C-C線所獲得的截面圖；
[0042]圖28是沿圖26中的D-D線所獲得的截面圖；
[0043]圖29是圖示了第二實施例中的半導(dǎo)體器件的制造步驟的平面圖；
[0044]圖30是圖示了后跟圖29的半導(dǎo)體器件的制造步驟的平面圖；
[0045]圖31是圖示了后跟圖30的半導(dǎo)體器件的制造步驟的平面圖；
[0046]圖32是圖示了后跟圖31的半導(dǎo)體器件的制造步驟的平面圖；
[0047]圖33是圖示了第二實施例中的半導(dǎo)體器件的制造步驟的截面圖；
[0048]圖34是圖示了后跟圖33的半導(dǎo)體器件的制造步驟的截面圖；
[0049]圖35是圖示了后跟圖34的半導(dǎo)體器件的制造步驟的截面圖；
[0050]圖36是圖示了后跟圖35的半導(dǎo)體器件的制造步驟的截面圖；
[0051]圖37是圖示了后跟圖36的半導(dǎo)體器件的制造步驟的截面圖；以及
[0052]圖38是圖示了后跟圖37的半導(dǎo)體器件的制造步驟的截面圖。
【具體實施方式】
[0053]當(dāng)需要時，為方便起見，在后面的實施例中，通過將實施例分割成多個章節(jié)或多個實施例來給出描述；然而，除非特別指出，否則這些章節(jié)或?qū)嵤├⒎潜舜霜毩⒌?，而是一個章節(jié)或?qū)嵤├鳛樾薷氖纠?、具體細(xì)節(jié)、補(bǔ)充描述等而與另一部分或全部的章節(jié)或?qū)嵤├嚓P(guān)。
[0054]當(dāng)在后面的實施例中提及元件等的數(shù)目(包括件數(shù)、數(shù)值、數(shù)量、范圍等)時，除非特別指出或除了當(dāng)數(shù)目明顯地原則上限于特定數(shù)目時，否則數(shù)目并不被限于特定數(shù)目，而是可以多于或少于特定數(shù)目。
[0055]此外，在后面的實施例中，除非明確地陳述或除了當(dāng)它們原則上明顯為必需的情況下，否則無需說，部件(也包括組成步驟等)并不是必須的。
[0056]類似地，當(dāng)在后面的實施例中提及部件等的形狀和位置關(guān)系等時，除非明確地陳述或除了當(dāng)它們可以原則上被視為其它情況時，否則將包括那些形狀等基本上相同或相似的部件。這也適用于前面提到的數(shù)值和范圍。
[0057]另外，在用于闡述實施例的視圖的每個視圖中，原則上使用相同的參考標(biāo)記來標(biāo)示相同部件，并省略重復(fù)描述。為了容易理解附圖，甚至可以在平面圖中畫出陰影線。
[0058](第一實施例)<半導(dǎo)體芯片的布局配置的示例>
[0059]將參考附圖對第一實施例中的具有非易失性存儲器的半導(dǎo)體器件進(jìn)行描述。將首先描述半導(dǎo)體器件(半導(dǎo)體芯片)的布局配置，其中形成了包括非易失性存儲器的系統(tǒng)。圖1是圖示了第一實施例中的半導(dǎo)體芯片CHP的布局配置的示例的視圖。在圖1中，半導(dǎo)體芯片CHP具有CPU(中央處理單元)1、RAM(隨機(jī)存取存儲器)2、模擬電路3、EEPROM(電可擦除可編程只讀存儲器)4、閃存5以及I/O (輸入/輸出)電路6，并且形成半導(dǎo)體集成電路器件。
[0060]CPU(電路)I也被稱作中央處理單元，并且對應(yīng)于計算機(jī)的核心等。該CPU I從存儲設(shè)備讀出命令以將它們進(jìn)行解碼，并基于命令執(zhí)行各種操作和控制。
[0061]RAM(電路)2是存儲器，可以從中隨機(jī)地讀出存儲信息，S卩，如果需要則可以將所存儲的存儲信息讀出，或可以向其中寫入待存儲的信息，并且RAM也可以被稱作隨機(jī)存取存儲器。作為IC存儲器的RAM包括使用動態(tài)電路的DRAM(動態(tài)RAM)和使用靜態(tài)電路的SRAM(靜態(tài)RAM)。DRAM是要求存儲器保持操作的隨機(jī)存取存儲器，而SRAM是不要求這種操作的隨機(jī)存取存儲器。
[0062]模擬電路3是處理在時間上連續(xù)地改變的電壓信號或電流信號(即，模擬信號)的電路，并且例如由放大電路、變換電路、調(diào)制電路、振蕩電路、電源電路等形成。
[0063]EEPRM 4以及閃存5中的每個是一種類型的非易失性存儲器，其中存儲信息可通過寫操作或擦除操作而可被電重寫，其也被稱作電可擦除可編程只讀存儲器。例如，通過用于存儲器的MONOS (金屬氧化物氮化物氧化物半導(dǎo)體)類型晶體管或MNOS (金屬氮化物氧化物半導(dǎo)體)類型晶體管形成EEPROM 4和閃存5中的每個的存儲器單元。通過使用例如Fowler-Nordheim隧穿現(xiàn)象，來執(zhí)行針對EEPROM 4和閃存5中的每個的寫入操作或擦除操作。還可以通過使用熱電子或熱空穴來執(zhí)行寫入操作或擦除操作。EEPROM 4和閃存5之間的區(qū)別是，前者是可以例如以字節(jié)為單位在其中擦除信息的非易失性存儲器，而后者是可以例如以字線為單位在其中擦除信息的非易失性存儲器。閃存5通常存儲用于執(zhí)行CPU I中的各種處理的程序。另一方面，EEPROM 4存儲被頻繁重寫的各種數(shù)據(jù)。
[0064]I/O電路6是輸入/輸出電路，即，用于從半導(dǎo)體芯片CHP向耦合到半導(dǎo)體芯片CHP外部的設(shè)備輸出數(shù)據(jù)以及反之亦然的電路。
[0065]<非易失性存儲器的平面布局配置的示例>
[0066]下面，將描述第一實施例中的非易失性存儲器的配置的示例。第一實施例中的非易失性存儲器是形成圖1中所圖示的EEPROM 4或閃存5的存儲器。S卩，在形成例如圖1中所圖示的半導(dǎo)體芯片CHP的半導(dǎo)體襯底之上形成第一實施例中的非易失性存儲器。
[0067]圖2是示意性地圖示了第一實施例中的非易失性存儲器的平面布局配置的示例的平面圖。在圖2中，在半導(dǎo)體襯底中形成多個元件隔離區(qū)域STI，每個STI沿X方向延伸。例如，如圖2中所圖示的，將每個沿X方向延伸的元件隔離區(qū)域STI布置為島型圖案。具體地，在圖2中，將三個元件隔離區(qū)域STI布置為沿X方向彼此對準(zhǔn)，它們中相鄰的兩個元件隔離區(qū)域STI在X方向上彼此隔開第一空間，此外，將另外三個元件隔離區(qū)域STI布置為沿X方向彼此對準(zhǔn)，它們與前面提到的三個元件隔離區(qū)域在Y方向上分別隔開第二空間。相應(yīng)地，在圖2中圖示了六個元件隔離區(qū)域STI。
[0068]另一方面，在圖2中的半導(dǎo)體襯底之上形成多個控制柵極電極CG和多個存儲器柵極電極MG，每個控制柵極電極CG沿與X方向以直角相交的Y方向延伸，并且每個存儲器柵極電極MG沿Y方向延伸以使得平行于控制柵極電極CG中的每個柵極電極。
[0069]這種情況下，如圖2中所圖示的，存儲器柵極電極MG中的每個存儲器柵極電極MG被布置為與控制柵極電極CG中的每個控制柵極電極CG相對應(yīng)。S卩，一個存儲器柵極電極MG被布置為與一個控制柵極電極CG相對應(yīng)。例如，圖2中圖示了四個控制柵極電極CG，每個控制柵極電極CG沿Y方向延伸，并且一個存儲器柵極電極MG被布置在最右側(cè)的控制柵極電極CG的左側(cè)。另一方面，一個存儲器柵極電極MG被布置在最左側(cè)控制柵極電極CG的右側(cè)，并且布置兩個存儲器柵極電極MG以從外側(cè)將被布置在中心使得面朝彼此的兩個控制柵極電極CG夾住。相應(yīng)地，形成四個存儲器柵極電極MG以與圖2中的四個控制柵極電極CG相對應(yīng)。
[0070]如圖2中所圖示的，在面朝彼此的兩個存儲器柵極電極MG之間的半導(dǎo)體襯底中形成源極區(qū)域SR，源極區(qū)域SR沿Y方向延伸，以使得平行于存儲器柵極電極MG。在圖2中，將一個源極區(qū)域SR形成為被四個存儲器柵極電極MG中的面朝彼此的兩個存儲器柵極電極MG夾住，并且將另一源極區(qū)域SR形成為被面朝彼此的另外兩個存儲器柵極電極MG夾住。對應(yīng)地，在圖2中形成兩個源極區(qū)域，每個源極區(qū)域在半導(dǎo)體襯底中形成。
[0071]在兩個源極區(qū)域的每個源極區(qū)域中形成插塞PLG，以使得被包括在源極區(qū)域SR中，并且源極區(qū)域SR和插塞PLG被電耦合在一起。另一方面，形成漏極區(qū)域DR以被布置在中心使得面朝彼此的兩個控制柵極電極CG夾住。形成插塞PLG以被包括在漏極區(qū)域DR中，且漏極區(qū)域DR與插塞PLG被電耦合在一起。
[0072]本文中，當(dāng)關(guān)注在元件隔離區(qū)域STI與存儲器柵極電極MG之間的布置關(guān)系時，如圖2中所圖示的，將元件隔離區(qū)域STI布置在半導(dǎo)體襯底中，以使得沿X方向延伸，而將存儲器柵極電極MG形成在半導(dǎo)體襯底之上，以使得沿Y方向延伸。由此，如圖2中所圖示的，元件隔離區(qū)域STI具有交叉區(qū)域Rl，在平面圖中該交叉區(qū)域Rl與存儲器柵極電極MG交叉。此外，元件隔離區(qū)域STI具有端接區(qū)域R2，在平面圖中該端接區(qū)域R2與接觸區(qū)域Rl和源極區(qū)域SR相接觸