操作、擦除操作或讀取操作的特定存儲(chǔ)器單元。
[0109]隨后，將描述存儲(chǔ)器單元中的存儲(chǔ)單元的配置。經(jīng)由層壓絕緣膜，在包括了柵極絕緣膜G0X、控制柵極電極CG、氧化硅膜OXFl和帽絕緣膜CAP的層壓結(jié)構(gòu)體的任一側(cè)壁(右側(cè)側(cè)壁)之上形成存儲(chǔ)器柵極電極MG。存儲(chǔ)器柵極電極MG具有在層壓結(jié)構(gòu)體的任一側(cè)壁之上形成的側(cè)壁形狀，并且包括多晶硅膜和在多晶硅膜之上形成的硅化物膜CS。形成硅化物膜CS以降低存儲(chǔ)器柵極電極MG的電阻，并且例如由鎳-鉑硅化物膜(NiPtSi膜)形成硅化物膜CS，但不限于此，硅化物膜CS也可以包括硅化鈷膜或硅化鎳膜。
[0110]形成層壓絕緣膜，該層壓絕緣膜具有在層壓結(jié)構(gòu)體的任一側(cè)壁與存儲(chǔ)器柵極電極MG之間形成的第一部分和在存儲(chǔ)器柵極電極MG與半導(dǎo)體襯底IS之間形成的第二部分。層壓絕緣膜的第一部分包括:與控制柵極電極CG接觸的絕緣膜IFl ;與存儲(chǔ)器柵極電極MG接觸的絕緣膜IF2 ;以及夾在絕緣膜IFl和絕緣膜IF2之間的電荷存儲(chǔ)膜ECF。層壓絕緣膜的第二部分包括:在半導(dǎo)體襯底IS之上形成的絕緣膜IFl ;在存儲(chǔ)器柵極電極MG之下的層中形成的絕緣膜IF2 ;以及夾在絕緣膜IFl和絕緣膜IF2之間的電荷存儲(chǔ)膜ECF。即，層壓絕緣膜的第一部分和第二部分均包括絕緣膜IFl、絕緣膜IF2和電荷存儲(chǔ)膜ECF。
[0111]絕緣膜IFl包括諸如例如氧化硅、氮氧化硅等之類的絕緣膜，并作為形成在存儲(chǔ)器柵極電極MG與半導(dǎo)體襯底IS之間的柵極絕緣膜。包括氧化硅膜的絕緣膜IFl還具有作為隧穿絕緣膜的功能。存儲(chǔ)器單元中的存儲(chǔ)單元例如通過將電子或空穴從半導(dǎo)體襯底IS經(jīng)由絕緣膜IFl注入到電荷存儲(chǔ)膜ECF中來存儲(chǔ)或擦除信息，并且因此絕緣膜IFl還作為隧穿絕緣膜。
[0112]形成在絕緣膜IFl之上的電荷存儲(chǔ)膜ECF具有存儲(chǔ)電荷的功能。具體地，電荷存儲(chǔ)膜ECF包括第一實(shí)施例中的氮化硅膜。第一實(shí)施例中的存儲(chǔ)器單元中的存儲(chǔ)單元通過取決于存儲(chǔ)在電荷存儲(chǔ)膜ECF中的電荷的存在/缺失而控制流過存儲(chǔ)器柵極電極MG之下的半導(dǎo)體襯底IS的電流，由此存儲(chǔ)信息。即，存儲(chǔ)單元通過利用如下事實(shí)來存儲(chǔ)信息:流過存儲(chǔ)器柵極電極MG之下的半導(dǎo)體襯底IS的電流的閾值電壓取決于存儲(chǔ)在電荷存儲(chǔ)膜ECF中的電荷的存在/缺失而改變。
[0113]在第一實(shí)施例中，使用具有捕獲層級(jí)的絕緣膜作為電荷存儲(chǔ)膜ECF?？梢詫⒌枘ひ米鳛榫哂胁东@層級(jí)的絕緣膜的一個(gè)示例，但不限于此，可以使用具有比氮化硅膜的介電常數(shù)更高的介電常數(shù)的高介電常數(shù)膜，例如氧化鋁(礬土)膜、氧化鉿膜、氧化鉭膜等。備選地，電荷存儲(chǔ)膜ECF可以包括硅納米點(diǎn)。當(dāng)將具有捕獲層級(jí)的絕緣膜用作電荷存儲(chǔ)膜ECF時(shí)，通過在絕緣膜中形成的捕獲層級(jí)來捕獲電荷。通過這樣將電荷捕獲在捕獲層級(jí)中來將電荷存儲(chǔ)在絕緣膜中。
[0114]傳統(tǒng)地，已將多晶硅膜用作電荷存儲(chǔ)膜ECF，但當(dāng)將多晶硅膜用作電荷存儲(chǔ)膜ECF時(shí)，存在如下可能性:因?yàn)殡姾纱鎯?chǔ)膜ECF是導(dǎo)體膜，所以如果在均圍繞電荷存儲(chǔ)膜ECF的絕緣膜IFl或絕緣膜IF2的任何部分中存在缺陷，則存儲(chǔ)在電荷存儲(chǔ)膜ECF中的所有電荷可能由于異常泄漏而被泄漏出。
[0115]因此，已將作為絕緣體的氮化硅膜用作電荷存儲(chǔ)膜ECF。在這種情況下，對(duì)數(shù)據(jù)存儲(chǔ)作出貢獻(xiàn)的電荷被存儲(chǔ)在存在于氮化硅膜中的離散的捕獲層級(jí)中。因此，如果在均圍繞電荷存儲(chǔ)膜ECF的絕緣膜IFl或絕緣膜IF2的任何部分中都引發(fā)缺陷，則所有的電荷絕不會(huì)被泄漏，因?yàn)殡姾杀淮鎯?chǔ)在電荷存儲(chǔ)膜ECF的離散的捕獲層級(jí)中。因此，可以提高保存數(shù)據(jù)的可靠性。
[0116]基于這樣的原因，可以通過使用包括離散捕獲層級(jí)的膜作為電荷存儲(chǔ)膜ECF(不限于氮化硅膜)來提高保存數(shù)據(jù)的可靠性。此外，在第一實(shí)施例中，使用在數(shù)據(jù)保存特性方面優(yōu)良的氮化硅膜作為電荷存儲(chǔ)膜ECF。因此，可以降低絕緣膜IFl和絕緣膜IF2中的每個(gè)絕緣膜的厚度，絕緣膜IFl和絕緣膜IF2被提供用于防止電荷從電荷存儲(chǔ)膜ECF泄漏。由此，第一實(shí)施例還具有可以降低用于驅(qū)動(dòng)存儲(chǔ)器單元的電壓的優(yōu)勢。
[0117]絕緣膜IF2是用于確保在電荷存儲(chǔ)膜ECF與存儲(chǔ)器柵極電極MG之間的絕緣的絕緣膜。絕緣膜IF2包括諸如氧化硅膜或氮氧化硅膜之類的絕緣膜。因此，絕緣膜IFl和絕緣膜IF2包括相同類型的膜。例如，絕緣膜IFl和絕緣膜IF2可以均由氧化硅膜形成。
[0118]隨后，在層壓結(jié)構(gòu)體的側(cè)壁的任一側(cè)壁(右側(cè)的側(cè)壁)之上形成存儲(chǔ)器柵極電極MG，并且在另一側(cè)壁(左側(cè)的側(cè)壁)之上，經(jīng)由絕緣膜IFl和氧化硅膜HARPl形成側(cè)壁SW。類似地，在存儲(chǔ)器柵極電極MG的側(cè)壁的任一側(cè)壁(左側(cè)的側(cè)壁)之上形成層壓結(jié)構(gòu)體，并且在另一側(cè)壁(右側(cè)的側(cè)壁)之上經(jīng)由氧化硅膜HARPl形成側(cè)壁SW。
[0119]在側(cè)壁SW正下方的半導(dǎo)體襯底IS中形成作為η型半導(dǎo)體區(qū)域的一對(duì)淺低濃度雜質(zhì)擴(kuò)散區(qū)域ΕΧ1，并且在分別與淺低濃度雜質(zhì)擴(kuò)散區(qū)域EXl接觸的外部區(qū)域中形成一對(duì)深高濃度雜質(zhì)擴(kuò)散區(qū)域NRl。深高濃度雜質(zhì)擴(kuò)散區(qū)域NRl也是η型半導(dǎo)體區(qū)域，并且在深高濃度雜質(zhì)擴(kuò)散區(qū)域NRl的頂表面中形成硅化物膜CS。由淺低濃度雜質(zhì)擴(kuò)散區(qū)域EXl和深高濃度雜質(zhì)擴(kuò)散區(qū)域NRl形成存儲(chǔ)器單元的源極區(qū)域SR或漏極區(qū)域DR。
[0120]通過利用淺低濃度雜質(zhì)擴(kuò)散區(qū)域EXl和深高濃度雜質(zhì)擴(kuò)散區(qū)域NRl形成源極區(qū)域SR或漏極區(qū)域DR，可以使得源極區(qū)域SR和漏極區(qū)域DR中的每個(gè)區(qū)域具有LDD (輕雜質(zhì)漏極)結(jié)構(gòu)。
[0121]本文中，將包括下列項(xiàng)的晶體管稱作選擇晶體管:柵極絕緣膜GOX ;在柵極絕緣膜GOX之上形成的控制柵極電極CG ;以及前述源極區(qū)域SR或漏極區(qū)域DR。另一方面，將包括下列項(xiàng)的晶體管稱作存儲(chǔ)器晶體管:包括絕緣膜IF1、電荷存儲(chǔ)膜ECF以及絕緣膜IF2的層壓絕緣膜；在層壓絕緣膜之上形成的存儲(chǔ)器柵極電極MG ;以及前述源極區(qū)域SR或漏極區(qū)域DR0由此，可以說存儲(chǔ)器單元中的選擇單元包括選擇晶體管且存儲(chǔ)器單元中的存儲(chǔ)單元包括存儲(chǔ)器晶體管。因而存儲(chǔ)器單元被形成。
[0122]隨后，將描述待被耦合到存儲(chǔ)器單元的布線結(jié)構(gòu)。在圖4中，在存儲(chǔ)器單元之上形成氮化硅膜SNF3，以使得覆蓋存儲(chǔ)器單元；在氮化硅膜SNF3之上形成氧化硅膜(臭氧TEOS膜)0XF2 ;以及在氧化硅膜0XF2之上形成氧化硅膜(TE0S膜)0XF3。
[0123]在本說明書中，氮化硅膜SNF3、氧化硅膜0XF2以及氧化硅膜0XF3將被統(tǒng)稱為接觸層間絕緣膜。
[0124]在接觸層間絕緣膜中形成接觸孔CNT，接觸孔CNT通過穿透接觸層間絕緣膜而達(dá)到形成漏極區(qū)域DR的硅化物膜CS。盡管沒有在圖4中圖示，但也在接觸層間絕緣膜中形成如下接觸孔，該接觸孔達(dá)到形成源極區(qū)域SR的硅化物膜CS。
[0125]在接觸孔CNT中，形成作為勢皇導(dǎo)體膜的鈦/氮化鈦膜，并且形成鎢膜，以使得填充接觸孔CNT。通過這樣將鈦/氮化鈦膜和鎢膜嵌入于接觸孔CNT中來形成導(dǎo)電插塞PLG。在接觸層間絕緣膜之上形成包括例如氧化硅膜0XF4和S1C膜SCFl的層間絕緣膜，并且在層間絕緣膜中形成布線溝槽DIT1。形成布線LI以填充布線溝槽DIT1。布線LI包括例如鉭/氮化鉭膜和銅膜的層壓膜，并被配置為與在接觸層間絕緣膜中形成的插塞PLG電耦合。
[0126]隨后，將參考圖4對(duì)在外圍電路形成區(qū)域中形成的MISFET的配置進(jìn)行描述。外圍電路形成區(qū)域意味著形成外圍電路的區(qū)域。具體地，非易失性存儲(chǔ)器(非易失性半導(dǎo)體存儲(chǔ)設(shè)備)包括存儲(chǔ)器單元形成區(qū)域和外圍電路形成區(qū)域，存儲(chǔ)器單元以陣列模式(矩陣模式)形成在存儲(chǔ)器單元形成區(qū)域中，用于對(duì)在存儲(chǔ)器單元形成區(qū)域中形成的存儲(chǔ)器單元進(jìn)行控制的外圍電路形成在外圍電路形成區(qū)域中。形成在外圍電路形成區(qū)域中的外圍電路包括:用于待施加到存儲(chǔ)器單元的控制柵極電極CG等的電壓的字驅(qū)動(dòng)器；用于放大來自存儲(chǔ)器單元的輸出的讀出放大器；用于控制字驅(qū)動(dòng)器和讀出放大器的控制電路(包括升壓器電路)；等等。因此，將形成例如字驅(qū)動(dòng)器、讀出放大器、控制電路(包括升壓器電路)等的MISFET圖示在圖4中所圖示的外圍電路形成區(qū)域中。在第一示例中，將特別描述高耐受電壓MISFET作為MISFET的示例。
[0127]在外圍電路形成區(qū)域中，如圖4中所圖示的，在半導(dǎo)體襯底IS之上形成ρ型阱PWL。ρ型阱PWL包括已將諸如硼⑶之類的ρ型雜質(zhì)引入半導(dǎo)體襯底IS的ρ型半導(dǎo)體區(qū)域。
[0128]隨后，在ρ型阱PWL(半導(dǎo)體襯底1S)之上形成柵極絕緣膜G0X2，并且在柵極絕緣膜G0X2之上形成柵極電極GE。例如，由氧化硅膜形成柵極絕緣膜G0X2，而例如由多晶硅膜和在多晶硅膜的頂表面之上形成的硅化物膜CS形成柵極電極GE。為了抑制柵極電極GE的耗盡，將諸如磷之類的η型雜質(zhì)引入形成柵極電極GE的多晶硅膜中。將形成柵極電極GE的部分的硅化物膜CS形成以降低柵極電極GE的電阻。
[0129]例如，在柵極電極GE的兩側(cè)的側(cè)壁之上形成側(cè)壁SW，并且在側(cè)壁SW正下方的半導(dǎo)體襯底is (P型阱PWL)中形成淺低濃度雜質(zhì)擴(kuò)散區(qū)域ΕΧ2。淺低濃度雜質(zhì)擴(kuò)散區(qū)域ΕΧ2是被形成為與柵極電極GE對(duì)準(zhǔn)的η型半導(dǎo)體區(qū)域。在淺低濃度雜質(zhì)擴(kuò)散區(qū)域ΕΧ2外側(cè)形成深高濃度雜質(zhì)擴(kuò)散區(qū)域NR2。深高濃度雜質(zhì)擴(kuò)散區(qū)域NR2也是被形成為與側(cè)壁SW對(duì)準(zhǔn)的η型半導(dǎo)體區(qū)域。在深高濃度雜質(zhì)擴(kuò)散區(qū)域NR2的頂表面之上形成用于降低柵極電極的電阻的硅化物膜CS。源極區(qū)域SR2包括淺低濃度雜質(zhì)擴(kuò)散區(qū)域ΕΧ2和深高濃度雜質(zhì)擴(kuò)散區(qū)域NR2，并且漏極區(qū)域DR2包括雜質(zhì)擴(kuò)散區(qū)域ΕΧ2和NR2兩者。因而，在外圍電路形成區(qū)域中形成高耐受電壓MISFET。
[0130]在外圍電路形成區(qū)域中也形成ρ溝槽類型MISFET，并且通過將形成η溝槽類型MISFET的半導(dǎo)體區(qū)域的導(dǎo)電類型反轉(zhuǎn)而獲得ρ溝槽類型MISFET。
[0131]隨后，將對(duì)待被耦合到在外圍電路形成區(qū)域中形成的高耐受電壓MISFET的布線結(jié)構(gòu)進(jìn)行描述。在高耐受電壓MISFET之上形成包括氮化硅膜SNF3、氧化硅膜(臭氧TEOS膜)0XF2以及氧化硅膜(TE0S膜)0XF3的接觸層間絕緣膜，以使得覆蓋高耐受電壓MISFET。
[0132]在接觸層間絕緣膜中形成接觸孔CNT，接觸孔CNT通過穿透接觸層間絕緣膜而達(dá)到形成源極區(qū)域SR2和漏極區(qū)域DR2的硅化物膜CS。在接觸孔CNT中，形成作為勢皇導(dǎo)體膜的鈦/氮化鈦膜，并且形成鎢膜，以使得填充接觸孔CNT。通過這樣將鈦/氮化鈦膜和鎢膜嵌入于接觸孔CNT中來形成導(dǎo)電插塞PLG。在接觸層間絕緣膜之上形成包括例如氧化硅膜0XF4和S1C膜SCFl的層間絕緣膜，并且在層間絕緣膜中形成布線溝槽DITl。形成布線LI以填充布線溝槽DIT1。布線LI包括例如含鉭/氮化鉭膜和銅膜的層壓膜，并被配置為與在接觸層間絕緣膜中形成的插塞PLG5電耦合。
[0133]〈半導(dǎo)體器件的制造方法〉
[0134]因而配置了第一實(shí)施例中的半導(dǎo)體器件，并隨后將參考附圖描述第一實(shí)施例中的半導(dǎo)體器件的制造方法。圖5到圖22為均圖示了第一實(shí)施例中的半導(dǎo)體器件的制造步驟的截面圖，并與圖4中所圖示的半導(dǎo)體器件的制造步驟相對(duì)應(yīng)。
[0135]如圖5中所圖示的，首先提供半導(dǎo)體襯底1S，半導(dǎo)體襯底IS包括向其中引入了諸如硼之類的P型雜質(zhì)的硅單晶體。在這種情況下，半導(dǎo)體襯底IS處于具有大約圓盤形狀的半導(dǎo)體晶片的狀態(tài)。然后在半導(dǎo)體襯底IS中形成元件隔離區(qū)域ST1。提供該元件隔離區(qū)域STI以便避免元件的相互干擾?？梢酝ㄟ^使用例如STI (淺溝槽隔離)方法形成元件隔離區(qū)域ST1。在STl方法中，以如下方式形成元件隔離區(qū)域STI。S卩，通過使用光刻技術(shù)和刻蝕技術(shù)在半導(dǎo)體襯底IS中形成元件隔離溝槽。隨后在半導(dǎo)體襯底IS之上形成絕緣膜(氧化硅膜等)，以使得填充元件隔離溝槽，并且之后通過CMP (化學(xué)機(jī)械拋光)方法去除形成在半導(dǎo)體襯底IS之上的不必要的氧化硅膜。由此可以形成元件隔離區(qū)域ST1，其中絕緣膜(氧化硅膜等)僅被嵌入在元件隔離溝槽中。圖5中，在外圍電路形成區(qū)域中形成元件隔離區(qū)域ST1。另一方面，在圖5中所圖示的存儲(chǔ)器形成區(qū)域中看上去沒有形成元件隔離區(qū)域ST1，這是因?yàn)閳D5是沿圖2中的B-B線獲得的截面圖；然而，如圖2中所圖示的，實(shí)際上在存儲(chǔ)器形成區(qū)域中也形成了元件隔離區(qū)域ST1。
[0136]此后，通過將雜質(zhì)引入半導(dǎo)體襯底IS來在存儲(chǔ)器形成區(qū)域中形成ρ型阱PWL，并且隨后在外圍電路形成區(qū)域中形成P型阱PWL。通過利用離子注入法將諸如硼的P型雜質(zhì)引入半導(dǎo)體襯底IS中來構(gòu)成ρ型阱PWL。事實(shí)上，在存儲(chǔ)器形成區(qū)域中形成的ρ型阱PWL與在外圍電路形成區(qū)域中形成的P型阱PWL通常在雜質(zhì)濃度等方面是彼此不同的，但在本說明書中，為簡單起見，它們由相同的P型阱PWL所指示。
[0137]必要時(shí)，為了調(diào)節(jié)高耐受電壓MISFET和存儲(chǔ)器單元的選擇晶體管的每個(gè)晶體管的閾值電壓，通過使用例如離子注入方法，將導(dǎo)電雜質(zhì)引入半導(dǎo)體襯底IS中的溝道區(qū)域中。
[0138]隨后，在使用稀釋的氫氟酸等將半導(dǎo)體襯底IS的頂表面清洗后，如圖6中所圖示的，在半導(dǎo)體襯底IS之上形成待形成在外圍電路形成區(qū)域中的高耐受電壓MISFET的柵極絕緣膜G0X2。柵極絕緣膜G0X2包括氧化硅膜，且膜G0X2的厚度是例如大約15nm。隨后，通過使用光刻技術(shù)和刻蝕技術(shù)將形成在存儲(chǔ)器形成區(qū)域中的柵極絕緣膜G0X2去除。此后，在半導(dǎo)體襯底IS的存儲(chǔ)器形成區(qū)域中形成柵極絕緣膜G0X。
[0139]柵極絕緣膜GOX包括諸如氧化硅膜之類的絕緣膜，并且可以使用例如熱氧化的方法形成。然而，柵極絕緣膜GOX可以包括各種膜，而不限于氧化硅膜，并可以包括例如氮氧化硅(S1N)膜。S卩，可以采用其中將氮隔離在柵極絕緣膜GOX和半導(dǎo)體襯底IS之間的界面中的結(jié)構(gòu)。氮氧化硅膜具有控制膜中的界面層級(jí)的生成和降低電子捕獲的效果，該效果高于氧化硅膜的效果。因此，可以提高柵極絕緣膜GOX的熱載流子電阻，并提高柵極絕緣膜GOX的耐受電壓。此外，與穿透氧化硅膜相比，雜質(zhì)更難以穿透氮氧化硅膜。因此，可以通過對(duì)柵極絕緣膜GOX使用氮氧化硅膜，來控制由在柵極電極中的雜質(zhì)向半導(dǎo)體襯底IS擴(kuò)散導(dǎo)致的閾值電壓的變化。可以通過使半導(dǎo)體襯底IS在包括氮的氣氛(諸如勵(lì)、勵(lì)2或順3)中經(jīng)受熱處理來形成氮氧化硅膜。也可以通過下面方式獲得相同的效果:當(dāng)在半導(dǎo)體襯底IS的頂表面之上形成包括氧化硅膜的柵極絕緣膜GOX之后，使半導(dǎo)體襯底IS在包括氮的氣氛中經(jīng)受熱處理；并且將氮隔離在柵極絕緣膜GOX與半導(dǎo)體襯底IS之間的界面中。備選地，可以通過使用等離子體氮化方法形成氮氧化硅膜。在這種情況下，將氮隔離在柵極電極(控制柵極電極)與柵極絕緣膜GOX之間的界面中，并且可以改善NBTI (負(fù)偏置溫度不穩(wěn)定性)。
[0140]例如可以通過具有高于氧化硅膜的介電常數(shù)的高介電常數(shù)膜形成柵極絕緣膜G0X。從氧化硅膜具有高耐受電壓以及其硅-氧