I，每個(gè)元件隔離區(qū)域STI被布置在半導(dǎo)體襯底中以使得沿X方向延伸。在這種情況下，如圖29中所圖示的，形成元件隔離區(qū)域STI，以使得端接區(qū)域具有“寬圓形形狀”(“錘頭形狀”)。
[0212]具體地，在制造半導(dǎo)體器件的階段中(參見(jiàn)圖26)，形成具有如下形狀的元件隔離區(qū)域ST1:其中存儲(chǔ)器柵極電極MG的邊沿側(cè)(該邊沿側(cè)靠近源極區(qū)域SR)的Y方向上的寬度ESl大于存儲(chǔ)器柵極電極MG的邊沿側(cè)(該邊沿側(cè)靠近控制柵極電極)的Y方向上的寬度ES2。此外，形成具有如下形狀的元件隔離區(qū)域STI (參見(jiàn)圖26):其中在端接區(qū)域R2的Y方向中定向的寬度之中，最大寬度W3大于寬度ESI。
[0213]本文中，可以通過(guò)在待用于形成元件隔離區(qū)域STI的掩膜上執(zhí)行例如0PC(光學(xué)近似校正)，來(lái)形成具有這種形狀的元件隔離區(qū)域STI。
[0214]在這種情況下，不必從零開(kāi)始重新設(shè)計(jì)半導(dǎo)體器件的平面布局，因?yàn)橄蛟趯?shí)際制造半導(dǎo)體器件時(shí)將使用的掩膜添加采用OPC的修正是足夠的，而無(wú)需改變半導(dǎo)體器件的平面布局設(shè)計(jì)。即，從優(yōu)化半導(dǎo)體器件的尺寸和性能的視角設(shè)計(jì)平面布局，并且因此，在元件隔離區(qū)域STI的形狀上的改變之后被執(zhí)行的平面布局設(shè)計(jì)的改變需要大量工作。
[0215]針對(duì)該點(diǎn)，在第二實(shí)施例中無(wú)需大量工作，因?yàn)橄蛟趯?shí)際制造半導(dǎo)體器件時(shí)將使用的掩膜添加采用OPC的修正是足夠的，而無(wú)需改變半導(dǎo)體器件的平面布局設(shè)計(jì)。由此，根據(jù)第二實(shí)施例的半導(dǎo)體器件的制造方法，可以獲得如下優(yōu)勢(shì):可以提高半導(dǎo)體器件的可靠性，同時(shí)抑制器件的制造成本的增加。
[0216]隨后，如圖30中所圖示的，形成控制柵極電極CG，每個(gè)控制柵極電極CG被布置在半導(dǎo)體襯底之上，使得沿Y方向延伸，Y方向與X方向以直角相交。此后，如圖31中所圖示的，形成存儲(chǔ)器柵極電極MG，每個(gè)存儲(chǔ)器柵極電極MG被布置在半導(dǎo)體襯底之上，使得沿Y方向延伸，以與控制柵極電極CG平行。由此，元件隔離區(qū)域STI具有:與存儲(chǔ)器柵極電極MG在平面圖中交叉的交叉區(qū)域Rl ;以及與交叉區(qū)域Rl在平面圖中相接觸的端接區(qū)域R2。在這種情況下，如圖31中所圖示的，存儲(chǔ)器柵極電極MG的邊沿側(cè)與元件隔離區(qū)域STI的可見(jiàn)輪廓線彼此相交的夾角Θ 2變大(鈍角)，并且因此多晶硅膜被完全刻蝕，由此使得刻蝕殘余物幾乎沒(méi)有在存儲(chǔ)器柵極電極MG的邊沿側(cè)中形成。S卩，當(dāng)夾角Θ 2變大時(shí)，刻蝕劑可以進(jìn)入該區(qū)域這樣多，并因此多晶硅膜被完全刻蝕，由此使得刻蝕殘余物幾乎沒(méi)有在存儲(chǔ)器柵極電極MG的邊沿側(cè)中形成。此后，如圖32中所圖示的，通過(guò)利用離子注入法引入導(dǎo)電雜質(zhì)，在半導(dǎo)體襯底的主表面中形成漏極區(qū)域DR和源極區(qū)域SR，該漏極區(qū)域DR和源極區(qū)域SR被布置在半導(dǎo)體襯底中使得沿Y方向延伸，以平行于存儲(chǔ)器柵極電極MG。
[0217]在這種情況下，在第二實(shí)施例中的存儲(chǔ)器柵極電極MG的邊沿側(cè)中幾乎沒(méi)有形成刻蝕殘余物，因此，由刻蝕殘余物覆蓋的層壓絕緣膜(0N0膜)的存在可能性也較低。因此，可以控制存儲(chǔ)器柵極電極MG與源極區(qū)域SR之間的耐受電壓的降低，該耐受電壓的降低可能源于由刻蝕殘余物覆蓋的層壓絕緣膜(0N0膜)被前述離子注入所損壞。因此，根據(jù)第二實(shí)施例中的半導(dǎo)體器件的制造方法，可以提高半導(dǎo)體器件的可靠性。
[0218]隨后，將參考圖33至圖38，從截面視角對(duì)第二實(shí)施例中的半導(dǎo)體器件的制造方法進(jìn)行描述。圖33至圖38中的每一個(gè)附圖都并排地圖示了沿C-C線所獲得的截面視圖以及沿圖26中的D-D線所獲得的截面視圖。
[0219]如圖33中所圖示的，提供了半導(dǎo)體襯底1S，該半導(dǎo)體襯底IS包括已將諸如硼的ρ型雜質(zhì)引入其中的硅單晶體。在這種情況下，半導(dǎo)體襯底IS處于具有大約圓盤(pán)形狀的半導(dǎo)體晶片的狀態(tài)。然后，通過(guò)使用例如STI法在半導(dǎo)體襯底IS中形成元件隔離區(qū)域STI。這種情況下，在半導(dǎo)體襯底IS的頂表面與元件隔離區(qū)域STI的頂表面之間形成階梯狀部分，并通過(guò)階梯狀部分的影響，使得元件隔離區(qū)域STI的頂表面變得低于半導(dǎo)體襯底IS的頂表面。此后，通過(guò)將導(dǎo)電雜質(zhì)引入半導(dǎo)體襯底IS來(lái)形成ρ型阱PWL。
[0220]隨后，如圖34中所圖示的，在半導(dǎo)體襯底IS的頂表面之上形成柵極絕緣膜GOX之后，在柵極絕緣膜GOX之上形成多晶硅膜。然后在多晶硅膜之上形成氧化硅膜OXFl，并且在氧化硅膜OXFl之上形成帽絕緣膜CAP。例如，可以通過(guò)氮化硅膜形成帽絕緣膜CAP。
[0221]此后，在帽絕緣膜CAP之上形成抗蝕劑膜，然后使用光刻技術(shù)將抗蝕劑膜圖案化。然后，通過(guò)使用圖案化的抗蝕劑膜作為掩膜的刻蝕，依次將所述帽絕緣膜CAP、氧化硅膜OXFl、多晶硅膜以及柵極絕緣膜GOX圖案化。由此，如圖34中所圖示的，形成包括柵極絕緣膜G0X、控制柵極電極CG、氧化硅膜OXFl以及帽絕緣膜CAP的層壓結(jié)構(gòu)體。
[0222]隨后，如圖35中所圖示的，在覆蓋層壓結(jié)構(gòu)體的半導(dǎo)體襯底IS之上形成絕緣膜IFl，在絕緣膜IFl之上形成電荷存儲(chǔ)膜ECF，并且在電荷存儲(chǔ)膜ECF之上形成絕緣膜IF2。由此，可以形成包括了絕緣膜IF1、電荷存儲(chǔ)膜ECF以及絕緣膜IF2的層壓絕緣膜。此后，在層壓絕緣膜之上形成多晶硅膜，并且通過(guò)在多晶硅上執(zhí)行各向異性刻蝕，在層壓絕緣膜的側(cè)壁中形成具有側(cè)壁形狀的存儲(chǔ)器柵極電極MG。
[0223]這種情況下，形成元件隔離區(qū)域STI的端接區(qū)域以具有第二實(shí)施例中的“寬圓形形狀”，因此如圖35中所圖示的，刻蝕殘余物幾乎沒(méi)有在存儲(chǔ)器柵極電極MG的邊沿側(cè)中形成。由此，根據(jù)第二實(shí)施例，可以控制可能源于刻蝕殘余物的半導(dǎo)體器件的可靠性的降低。
[0224]然后，如圖36中所圖示的，通過(guò)刻蝕將從存儲(chǔ)器柵極電極MG暴露的絕緣膜IF2去除。然后，通過(guò)刻蝕將從存儲(chǔ)器柵極電極MG暴露的電荷存儲(chǔ)膜ECF去除。然而，同樣在與第一實(shí)施例類(lèi)似的第二實(shí)施例中，在沒(méi)有在從存儲(chǔ)器柵極電極MG暴露的絕緣膜IFl上執(zhí)行刻蝕工藝的情況下，使得絕緣膜IFl原樣保留。由此，可以獲得與第一實(shí)施例中相同的效果。
[0225]隨后，在如圖37中所圖示的在半導(dǎo)體襯底IS之上形成氧化硅膜HARPl之后，如在圖38中所圖示的，通過(guò)使用光刻技術(shù)及離子注入法，形成低濃度雜質(zhì)擴(kuò)散區(qū)域EXl (源極區(qū)域SR的部分)。
[0226]本文中，在第二實(shí)施例中的存儲(chǔ)器柵極電極MG的邊沿側(cè)中幾乎沒(méi)有刻蝕殘余物形成，因此，由刻蝕殘余物覆蓋的層壓絕緣膜(0N0膜)的存在可能性也較低。因此，可以控制存儲(chǔ)器柵極電極MG與源極區(qū)域SR之間的耐受電壓的降低，該耐受電壓的降低可能源于由刻蝕殘余物覆蓋的層壓絕緣膜(0N0膜)被前述離子注入所損壞。因此，根據(jù)第二實(shí)施例中的半導(dǎo)體器件的制造方法，可以提高半導(dǎo)體器件的可靠性。
[0227]隨后的步驟并不直接與第二實(shí)施例中的特征點(diǎn)相關(guān)聯(lián)，而是與第一實(shí)施例中的特征點(diǎn)相同，因此將省略對(duì)此的描述?？梢砸陨厦婷枋龅姆绞街圃旄鶕?jù)第二實(shí)施例的半導(dǎo)體器件。
[0228]已在上文中基于本發(fā)明的優(yōu)選實(shí)施例，對(duì)由本發(fā)明人做出的本發(fā)明進(jìn)行了具體的描述，但無(wú)需指出，本發(fā)明并不應(yīng)該限于實(shí)施例，而是可以在不偏離其主旨的范圍內(nèi)做出各種修改。
[0229]上面的實(shí)施例包括下列實(shí)施例。
[0230](附加說(shuō)明I)
[0231]—種半導(dǎo)體器件，包括:半導(dǎo)體襯底；在半導(dǎo)體襯底中形成為彼此間隔開(kāi)的漏極區(qū)域和源極區(qū)域；在半導(dǎo)體襯底之上形成的柵極絕緣膜；在柵極絕緣膜之上形成的控制柵極電極；形成為從控制柵極電極的任一側(cè)壁到半導(dǎo)體襯底之上的一部分的范圍的層壓絕緣膜；在層壓絕緣膜之上形成的存儲(chǔ)器柵極電極；以及在存儲(chǔ)器柵極電極的任一側(cè)壁之上形成的側(cè)壁間隔物，其中層壓絕緣膜具有第一絕緣膜、在第一絕緣膜之上形成的電荷存儲(chǔ)膜和在電荷存儲(chǔ)膜之上形成的第二絕緣膜，并且其中第一絕緣膜延伸以具有從電荷存儲(chǔ)膜之下的層到側(cè)壁間隔物之下的層的范圍。
[0232](附加說(shuō)明2)
[0233]根據(jù)附加說(shuō)明I的半導(dǎo)體器件，其中在存儲(chǔ)器柵極電極和側(cè)壁間隔物之間以及在側(cè)壁間隔物和第一絕緣膜之間形成保護(hù)性絕緣膜。
[0234](附加說(shuō)明3)
[0235]根據(jù)附加說(shuō)明I的半導(dǎo)體器件，其中第二絕緣膜的一個(gè)端表面和電荷存儲(chǔ)膜的一個(gè)端表面彼此齊平。
[0236](附加說(shuō)明4)
[0237]根據(jù)附加說(shuō)明I的半導(dǎo)體器件，其中第一絕緣膜和第二絕緣膜具有相同的類(lèi)型。
[0238](附加說(shuō)明5)
[0239]根據(jù)附加說(shuō)明4的半導(dǎo)體器件，其中第一絕緣膜是氧化硅膜，并且第二絕緣膜是氧化硅膜。
[0240](附加說(shuō)明6)
[0241]根據(jù)附加說(shuō)明I的半導(dǎo)體器件，其中存儲(chǔ)器柵極電極具有側(cè)壁形狀。
【主權(quán)項(xiàng)】
1.一種半導(dǎo)體器件，包括: 元件隔離區(qū)域，所述元件隔離區(qū)域在半導(dǎo)體襯底中形成并沿第一方向延伸； 控制柵極電極，所述控制柵極電極在所述半導(dǎo)體襯底之上形成并沿第二方向延伸，所述第二方向與所述第一方向以直角相交； 存儲(chǔ)器柵極電極，所述存儲(chǔ)器柵極電極在所述半導(dǎo)體襯底之上形成并沿所述第二方向延伸，以使得與所述控制柵極電極平行；以及 源極區(qū)域，所述源極區(qū)域在所述半導(dǎo)體襯底中形成并沿所述第二方向延伸，以使得與所述存儲(chǔ)器柵極電極平行， 其中所述元件隔離區(qū)域包括: 交叉區(qū)域，所述交叉區(qū)域與所述存儲(chǔ)器柵極電極在平面圖中交叉；以及端接區(qū)域，所述端接區(qū)域與所述交叉區(qū)域和所述源極區(qū)域在平面圖中相接觸，并且其中在所述交叉區(qū)域中，在所述源極區(qū)域附近布置的第一邊沿側(cè)的在所述第二方向上的第一寬度大于在所述控制柵極電極附近布置的第二邊沿側(cè)的在所述第二方向上的第二寬度。2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件， 其中在所述端接區(qū)域的在所述第二方向上的寬度之中，最長(zhǎng)的第三寬度大于所述第一寬度。3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件， 其中在所述端接區(qū)域和所述源極區(qū)域之間的邊界線具有圓形形狀。4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，進(jìn)一步包括: 層壓絕緣膜，所述層壓絕緣膜包括第一部分和第二部分，所述第一部分被夾在所述控制柵極電極和所述存儲(chǔ)器柵極電極之間，且所述第二部分被夾在所述存儲(chǔ)器柵極電極與所述半導(dǎo)體襯底之間，并且所述層壓絕緣膜沿所述第二方向延伸。5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件， 其中所述層壓絕緣膜的所述第一部分包括: 第一絕緣膜，所述第一絕緣膜與所述控制柵極電極相接觸； 第二絕緣膜，所述第二絕緣膜與所述存儲(chǔ)器柵極電極相接觸；以及 電荷存儲(chǔ)膜，所述電荷存儲(chǔ)膜被夾在所述第一絕緣膜與所述第二絕緣膜之間，并且 其中所述層壓絕緣膜的所述第二部分包括: 所述第一絕緣膜，所述第一絕緣膜在所述半導(dǎo)體襯底之上形成； 所述第二絕緣膜，所述第二絕緣膜在所述存儲(chǔ)器柵極電極之下的層中形成；以及 所述電荷存儲(chǔ)膜，所述電荷存儲(chǔ)膜被夾在所述第一絕緣膜與所述第二絕緣膜之間。6.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件， 其中所述第一絕緣膜是氧化硅膜， 其中所述第二絕緣膜是氧化硅膜，并且 其中所述電荷存儲(chǔ)膜是氮化硅膜。7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件， 其中所述存儲(chǔ)器柵極電極具有側(cè)壁形狀。8.一種半導(dǎo)體器件的制造方法，包括下列步驟: (a)在半導(dǎo)體襯底中形成元件隔離區(qū)域，以使得沿第一方向延伸； (b)在所述半導(dǎo)體襯底之上形成控制柵極電極，以使得沿第二方向延伸，所述第二方向與所述第一方向以直角相交； (C)在所述半導(dǎo)體襯底之上形成存儲(chǔ)器柵極電極，以使得沿所述第二方向延伸，并與所述控制柵極電極平行；以及 (d)在所述半導(dǎo)體襯底中形成源極區(qū)域，以使得沿所述第二方向延伸，并與所述存儲(chǔ)器柵極電極平行， 其中通過(guò)執(zhí)行所述步驟(a)到所述步驟(d)，所述元件隔離區(qū)域包括: 交叉區(qū)域，所述交叉區(qū)域與所述存儲(chǔ)器柵極電極在平面圖中交叉；以及端接區(qū)域，所述端接區(qū)域與所述交叉區(qū)域和所述源極區(qū)域在平面圖中相接觸，并且其中在所述交叉區(qū)域中，第一邊沿側(cè)的在所述第二方向上的第一寬度大于第二邊沿側(cè)的在所述第二方向上的第二寬度，所述第一邊沿側(cè)靠近所述源極區(qū)域，所述第二邊沿側(cè)靠近所述控制柵極電極。9.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件的制造方法， 其中在所述步驟(a)中，通過(guò)利用采用了光學(xué)臨近效應(yīng)校正的掩膜來(lái)形成所述元件隔離區(qū)域。10.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件的制造方法， 其中在所述步驟(a)到所述步驟(d)已被執(zhí)行的階段中，通過(guò)在步驟(a)中利用采用了光學(xué)臨近效應(yīng)校正的掩膜形成所述元件隔離區(qū)域，所述端接區(qū)域的在所述第二方向上的寬度之中最大的第三寬度大于所述第一寬度，并且所述端接區(qū)域的外部形狀為圓形形狀。11.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件的制造方法， 其中在所述步驟(d)中，通過(guò)利用離子注入法將導(dǎo)電雜質(zhì)引入所述半導(dǎo)體襯底中來(lái)形成所述源極區(qū)域。12.一種半導(dǎo)體器件的制造方法，包括下列步驟: (a)提供半導(dǎo)體襯底； (b)在所述半導(dǎo)體襯底之上形成柵極絕緣膜； (C)在所述柵極絕緣膜之上形成控制柵極電極； (d)在所述半導(dǎo)體襯底之上形成第一絕緣膜，以使得覆蓋所述控制柵極電極； (e)在所述第一絕緣膜之上形成電荷存儲(chǔ)膜； (f)在所述電荷存儲(chǔ)膜之上形成第二絕緣膜； (g)在所述步驟(f)之后，在所述控制柵極電極的側(cè)壁中經(jīng)由層壓絕緣膜形成存儲(chǔ)器柵極電極，所述層壓絕緣膜包括所述第一絕緣膜、所述電荷存儲(chǔ)膜以及所述第二絕緣膜； (h)在所述步驟(g)之后，去除從所述存儲(chǔ)器柵極電極暴露的所述第二絕緣膜；以及 (i)在所述步驟(h)之后，去除從所述存儲(chǔ)器柵極電極暴露的所述電荷存儲(chǔ)膜， 其中在所述步驟(h)之后，不存在在暴露所述第二絕緣膜的端表面的狀態(tài)下刻蝕所述第一絕緣膜的步驟。13.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件的制造方法，包括下列步驟: U)在所述步驟(h)之后，形成覆蓋所述第二絕緣膜的至少暴露的所述端表面的保護(hù)性絕緣膜。14.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件的制造方法，其中所述第一絕緣膜和所述第二絕緣膜具有相同的類(lèi)型。15.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件的制造方法，其中所述第一絕緣膜是氧化硅膜，且所述第二絕緣膜是氧化硅膜。
【專(zhuān)利摘要】本申請(qǐng)涉及半導(dǎo)體器件及其制造方法。公開(kāi)了一種具有提高的可靠性的半導(dǎo)體器件。在根據(jù)一個(gè)實(shí)施例的半導(dǎo)體器件中，沿X方向延伸的元件隔離區(qū)域具有交叉區(qū)域，該交叉區(qū)域與沿Y方向延伸的存儲(chǔ)器柵極電極在平面圖中交叉，Y方向與X方向以直角相交。在這種情況下，在交叉區(qū)域中，靠近源極區(qū)域的一個(gè)邊沿側(cè)的在Y方向上的寬度大于靠近控制柵極電極的另一邊沿側(cè)的在Y方向上的寬度。
【IPC分類(lèi)】H01L27/115, H01L21/8247
【公開(kāi)號(hào)】CN105226064
【申請(qǐng)?zhí)枴緾N201510368628
【發(fā)明人】大形公士, 川嶋祥之, 茶木原啟, 林倫弘
【申請(qǐng)人】瑞薩電子株式會(huì)社
【公開(kāi)日】2016年1月6日
【申請(qǐng)日】2015年6月29日
【公告號(hào)】US20150380425