一種陣列基板及其制作方法、顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及一種陣列基板及其制作方法、顯示裝置。
【背景技術(shù)】
[0002]通常，如圖1所示，顯示裝置的陣列基板包括多條相互平行的柵線1和多條相互平行的數(shù)據(jù)線2，柵線1和數(shù)據(jù)線2圍成多個(gè)像素單元3，在柵線1和數(shù)據(jù)線2的交叉處設(shè)置有薄膜晶體管4，通過(guò)控制薄膜晶體管4的導(dǎo)通與斷開(kāi)，可以控制該薄膜晶體管4對(duì)應(yīng)的像素單元3顯示畫(huà)面，進(jìn)而可控制顯示裝置顯示畫(huà)面。
[0003]現(xiàn)有技術(shù)中，如圖1所示，使A位置的像素單元3顯示畫(huà)面的過(guò)程為:柵線1的驅(qū)動(dòng)信號(hào)到達(dá)A位置的像素單元3，使A位置的像素單元3對(duì)應(yīng)的薄膜晶體管4導(dǎo)通，與此同時(shí)，數(shù)據(jù)線2的驅(qū)動(dòng)信號(hào)也到達(dá)A位置的像素單元3，為A位置的像素單元3加載電壓，驅(qū)動(dòng)A位置的像素單元3顯示畫(huà)面。
[0004]然而，本申請(qǐng)發(fā)明人在實(shí)際應(yīng)用過(guò)程中發(fā)現(xiàn)，如圖1所示，由于像素單元3的驅(qū)動(dòng)方式通常為從左向右掃描單條柵線1以及從上向下掃描單條數(shù)據(jù)線2，而具有大尺寸顯示屏幕的顯示裝置的柵線1比較長(zhǎng)，會(huì)產(chǎn)生信號(hào)延遲，例如:當(dāng)需要驅(qū)動(dòng)A位置的像素單元3時(shí)，由于柵線1的驅(qū)動(dòng)信號(hào)的信號(hào)延遲，會(huì)使柵線1的驅(qū)動(dòng)信號(hào)比數(shù)據(jù)線2的驅(qū)動(dòng)信號(hào)晚到達(dá)A位置的像素單元3，因而柵線1的驅(qū)動(dòng)信號(hào)到達(dá)A位置的像素單元3時(shí)，數(shù)據(jù)線2的驅(qū)動(dòng)信號(hào)已經(jīng)經(jīng)過(guò)A位置的像素單元3，導(dǎo)致A位置的像素單元3不能正常顯示畫(huà)面，因而會(huì)導(dǎo)致顯示裝置的顯示畫(huà)面不完整，出現(xiàn)殘像。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于提供一種陣列基板及其制作方法、顯示裝置，可以改善因信號(hào)延遲而導(dǎo)致的顯示裝置不能正常顯示畫(huà)面的問(wèn)題。
[0006]為達(dá)到上述目的，本發(fā)明采用如下技術(shù)方案:
[0007]—種陣列基板，包括多條相互平行的柵線、位于所述多條柵線所在膜層上的絕緣層以及位于所述絕緣層上的至少一個(gè)第一導(dǎo)電結(jié)構(gòu)，所述絕緣層上設(shè)置有對(duì)應(yīng)于所述第一導(dǎo)電結(jié)構(gòu)的至少兩個(gè)第一過(guò)孔，所述第一導(dǎo)電結(jié)構(gòu)通過(guò)所述第一過(guò)孔與所述柵線電連接。
[0008]本發(fā)明提供的陣列基板具有如上結(jié)構(gòu)，由于第一導(dǎo)電結(jié)構(gòu)通過(guò)至少兩個(gè)第一過(guò)孔與柵線電連接，使得第一導(dǎo)電結(jié)構(gòu)與柵線并聯(lián)，這相當(dāng)于為柵線并聯(lián)一個(gè)電阻，因而可減小柵線的電阻值，并且，根據(jù)電阻值與信號(hào)延時(shí)時(shí)間的關(guān)系式可知，電阻值與信號(hào)延遲時(shí)間呈正比，因而減小柵線的電阻值可減小柵線的信號(hào)延遲時(shí)間，使現(xiàn)有技術(shù)中部分無(wú)法正常顯示的像素單元正常顯示，與現(xiàn)有技術(shù)中無(wú)法正常顯示的像素單元的數(shù)量相比，本發(fā)明中無(wú)法正常顯示的像素單元的數(shù)量明顯減少，因而可改善顯示裝置不能正常顯示畫(huà)面的問(wèn)題。
[0009]此外，本發(fā)明還提供了一種顯示裝置，該顯示裝置包括如上所述的陣列基板。由于顯示裝置包括陣列基板，因而顯示裝置具有陣列基板相對(duì)于現(xiàn)有技術(shù)所具有的優(yōu)勢(shì)，在此不再贅述。
[0010]此外，本發(fā)明還提供了一種陣列基板的制作方法，所述制作方法包括:
[0011]形成柵金屬層，經(jīng)過(guò)構(gòu)圖工藝形成包括柵線的圖形；
[0012]在所述柵線所在膜層上形成絕緣層，經(jīng)過(guò)構(gòu)圖工藝在所述絕緣層上形成對(duì)應(yīng)于第一導(dǎo)電結(jié)構(gòu)的至少兩個(gè)第一過(guò)孔；
[0013]在所述絕緣層上形成第一導(dǎo)電層，經(jīng)過(guò)構(gòu)圖工藝形成包括所述第一導(dǎo)電結(jié)構(gòu)的圖形，其中，所述第一導(dǎo)電結(jié)構(gòu)通過(guò)所述第一過(guò)孔與所述柵線電連接。
[0014]由于上述陣列基板的制作方法與陣列基板相對(duì)于現(xiàn)有技術(shù)所具有的優(yōu)勢(shì)相同，在此不再贅述。
【附圖說(shuō)明】
[0015]為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0016]圖1為現(xiàn)有技術(shù)中陣列基板的平面結(jié)構(gòu)圖；
[0017]圖2為本發(fā)明實(shí)施例提供的陣列基板的平面結(jié)構(gòu)圖一；
[0018]圖3為圖2中沿C-C’方向的剖面圖；
[0019]圖4為本發(fā)明實(shí)施例提供的陣列基板的平面結(jié)構(gòu)圖二；
[0020]圖5為本發(fā)明實(shí)施例提供的陣列基板的平面結(jié)構(gòu)圖三；
[0021 ]圖6為本發(fā)明實(shí)施例提供的陣列基板的平面結(jié)構(gòu)圖四；
[0022]圖7為本發(fā)明實(shí)施例提供的陣列基板的平面結(jié)構(gòu)圖五；
[0023]圖8為圖7中沿D-D’方向的剖面圖；
[0024]圖9為本發(fā)明實(shí)施例提供的陣列基板的制作方法流程圖。
[0025]附圖標(biāo)記說(shuō)明:
[0026]1—柵線；2—數(shù)據(jù)線；3—像素單元；
[0027]4 一薄膜晶體管；5—絕緣層；6—第一導(dǎo)電結(jié)構(gòu)；
[0028]7一第一過(guò)孔； 8一源極；9一漏極；
[0029]10 一有源層；11 一刻蝕阻擋層；12—第二過(guò)孔；
[0030]13 一第三過(guò)孔； 14 一鈍化層；15—第二導(dǎo)電結(jié)構(gòu)；
[0031]16—第四過(guò)孔； 17—像素電極。
【具體實(shí)施方式】
[0032]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0033]實(shí)施例一
[0034]本發(fā)明實(shí)施例提供了一種陣列基板，如圖2和圖3所示，該陣列基板包括多條相互平行的柵線1，還包括位于多條柵線1所在膜層上的絕緣層5以及位于絕緣層5上的至少一個(gè)第一導(dǎo)電結(jié)構(gòu)6，絕緣層5上設(shè)置有對(duì)應(yīng)于第一導(dǎo)電結(jié)構(gòu)6的至少兩個(gè)第一過(guò)孔7，第一導(dǎo)電結(jié)構(gòu)6通過(guò)第一過(guò)孔7與柵線1電連接。
[0035]陣列基板工作時(shí)，由于第一導(dǎo)電結(jié)構(gòu)6通過(guò)至少兩個(gè)第一過(guò)孔7與柵線1電連接，使得第一導(dǎo)電結(jié)構(gòu)6與柵線1并聯(lián)，這相當(dāng)于為柵線1并聯(lián)一個(gè)電阻，因而可減小柵線1的電阻值，并且，根據(jù)電阻值和信號(hào)延時(shí)時(shí)間的關(guān)系式可知，電阻值與信號(hào)延遲時(shí)間呈正比，因而減小柵線1的電阻值可減小柵線1的信號(hào)延遲時(shí)間。與現(xiàn)有技術(shù)中首個(gè)無(wú)法正常顯示的像素單元3在行中的位置(示例性地，圖1中A位置的像素單元3)相比，本發(fā)明中，由于可減小到達(dá)A位置的像素單元3的信號(hào)所經(jīng)過(guò)的柵線1的電阻，從而減小信號(hào)延遲時(shí)間，使得當(dāng)柵線1的驅(qū)動(dòng)信號(hào)到達(dá)A位置的像素單元3時(shí)，數(shù)據(jù)線2的驅(qū)動(dòng)信號(hào)恰好到達(dá)A位置的像素單元3，從而使得A位置的像素單元3可正常顯示畫(huà)面，因而與現(xiàn)有技術(shù)中無(wú)法正常顯示的像素單元3的數(shù)量相比，本發(fā)明中無(wú)法正常顯示的像素單元3的數(shù)量明顯減少，因而可改善顯示裝置