阻R2、第二電阻R3及第一電容C2 ;
[0121]其中，所述第二電阻R3的一端連接于所述隔離電源電路5的輸入端，所述第一電阻R2的一端與所述第一電容C2的一端連接，所述第二電阻R3的另一端連接于所述第一電阻R2的一端，且所述第二電阻R3的另一端還連接于所述采樣電路1的一個(gè)輸入端。
[0122]所述第一電阻R2的另一端與所述第一電容C2的另一端接地連接。
[0123]如圖2所示，本發(fā)明實(shí)施例的所述的防止電流反灌的裝置中，所述比較電路2包括:具有正輸入端、負(fù)輸入端以及輸出端的比較器D1，所述第二電阻R3的另一端連接于所述比較器D1的負(fù)輸入端，所述預(yù)設(shè)參考電壓輸入所述比較器D1的正輸入端，所述比較器D1的輸出端連接于所述隔離電路3，輸出一所述控制信號(hào)。
[0124]如圖2所示，本發(fā)明實(shí)施例的防止電流反灌的裝置中，所述隔離電路3包括:具有第一原邊和第一副邊的光稱合器、與所述光稱合器的第一原邊連接的第一原邊電路和與所述光稱合器的第一副邊連接的第一副邊電路；
[0125]其中上述光耦合器可以是所述第一原邊為發(fā)光二極管及所述光耦合器的所述第一副邊為光敏三極管；也可以是所述第一原邊為發(fā)光二極管及所述光耦合器的所述第一副邊為光敏二極管，當(dāng)然以上僅僅是舉例說明，任何可以實(shí)現(xiàn)任何可以實(shí)現(xiàn)將控制信號(hào)從隔離電路3的原邊傳遞到副邊的器件，均屬于本發(fā)明的保護(hù)范圍，在此不一一舉例。本發(fā)明實(shí)施例優(yōu)選的所述光耦合器的所述第一原邊為發(fā)光二極管及所述光耦合器的所述第一副邊為光敏三極管。
[0126]其中所述第一原邊電路包括:第三電阻R4、第一二極管VD1、第四電阻R5、第二電容C3、第一 M0S晶體管VT9、第五電阻R6及第六電阻R7 ；
[0127]其中，所述第三電阻R4的一端與所述比較器D1的輸出端連接，所述第三電阻R4的另一端與所述第一二極管VD1的輸入端連接；
[0128]所述第四電阻R5的一端和所述第二電容C3的一端連接，所述第一二極管VD1的輸出端連接于所述第四電阻R5的一端，所述第四電阻R5的另一端與所述第二電容C3的另一端接地連接；
[0129]所述第四電阻R5的一端還連接于所述第一 M0S晶體管VT9的柵極；
[0130]所述第一 M0S晶體管VT9的源極接地連接于所述第二電容C3的另一端；
[0131]所述第一 M0S晶體管VT9的漏極連接于所述光耦合器的第一原邊的輸出端；
[0132]所述第五電阻R6的一端與第六電阻R7的一端連接，且所述第五電阻R6的一端還連接于內(nèi)部電源電壓VCC，所述第五電阻R6的另一端與第六電阻R7的另一端連接，且所述第五電阻R6的另一端還連接于所述光稱合器的第一原邊的輸入端；
[0133]其中所述第一副邊電路包括:第七電阻R8、第八電阻R9、第九電阻R10、第三電容C4、第一三極管VT10、第四電容C5、第十電阻R11 ；
[0134]其中，所述第七電阻R8的一端接電源電壓VDD，所述第七電阻R8的另一端與所述光稱合器的第一副邊的輸入端連接；
[0135]所述第八電阻R9的一端連接于所述光耦合器的第一副邊的輸出端；
[0136]所述第三電容C4的一端也連接于所述光f禹合器的第一副邊的輸出端；
[0137]所述第八電阻R9的另一端與所述第九電阻R10的一端連接，所述第九電阻R10的另一端與所述第三電容C4的另一端接地連接；
[0138]所述第八電阻R9的另一端還連接于所述第一三極管VT10的基極，所述第一三極管VT10的發(fā)射極接地連接；
[0139]所述第四電容C5和所述第十電阻R11并聯(lián)于所述第一三極管VT10的集電極與地之間，所述第四電容C5的一端與所述第十電阻R11的一端連接，所述第一三極管VT10的集電極連接于所述第四電容C5的一端，所述第四電容C5的另一端和所述第十電阻R11的另一端接地連接；
[0140]所述第一三極管VT10的集電極還連接于所述驅(qū)動(dòng)器電路的的控制信號(hào)輸入端；
[0141]其中上述驅(qū)動(dòng)器D3輸出的驅(qū)動(dòng)信號(hào)輸出端連接于所述隔離電源電路5，并通過至少一路驅(qū)動(dòng)信號(hào)輸出端輸出驅(qū)動(dòng)信號(hào)，其中所述驅(qū)動(dòng)器可以具有多路驅(qū)動(dòng)信號(hào)輸出端中每一個(gè)驅(qū)動(dòng)信號(hào)輸出端都可以控制所需要驅(qū)動(dòng)的電路，例如圖2所示，所述驅(qū)動(dòng)信號(hào)輸出端包括第一驅(qū)動(dòng)端與第二驅(qū)動(dòng)端，所述隔離電源電路5的副邊上是四個(gè)M0S晶體管，且所述四個(gè)M0S晶體管分為兩組導(dǎo)通，則將其中一組M0S晶體管，與第一驅(qū)動(dòng)端或者第二驅(qū)動(dòng)端中任一驅(qū)動(dòng)信號(hào)輸出端連接；另一組M0S晶體管，與剩余的另一驅(qū)動(dòng)信號(hào)輸出端連接，完成驅(qū)動(dòng)控制的電路連接。
[0142]如圖2所示，本發(fā)明實(shí)施例的防止電流反灌的裝置中，所述驅(qū)動(dòng)電路4包括:具有控制信號(hào)輸入端及驅(qū)動(dòng)信號(hào)輸出端的驅(qū)動(dòng)器D3，其中所述驅(qū)動(dòng)信號(hào)輸出端連接于所述隔離電源電路5，所述驅(qū)動(dòng)信號(hào)輸出端包括:第一驅(qū)動(dòng)端DRIVE1及第二驅(qū)動(dòng)端DRIVE2。
[0143]本發(fā)明實(shí)施例的所述的防止電流反灌的裝置中，所述隔離電源電路5包括:具有第二原邊和第二副邊的變壓器；
[0144]與所述第二原邊連接的第二原邊電路，且所述第二原邊電路的所述電源輸入端連接于所述采樣電路1 ;
[0145]與所述第二副邊連接的第二副邊電路，且所述第二副邊電路的同步整流的多個(gè)M0S管電路的柵極，與所述驅(qū)動(dòng)器的所述驅(qū)動(dòng)信號(hào)輸出端相連接。
[0146]如圖2所示，本發(fā)明的第一實(shí)施例的防止電流反灌的裝置中，所述第二原邊電路包括:所述第二原邊電路包括:第二 M0S晶體管VT21、第三M0S晶體管VT22、第四M0S晶體管VT23及第五M0S晶體管VT24 ；
[0147]其中所述第二 M0S晶體管VT21、所述第三M0S晶體管VT22、所述第四M0S晶體管VT23及所述第五M0S晶體管VT24構(gòu)成全橋拓?fù)浣Y(jié)構(gòu)，所述第二 M0S晶體管VT21的柵極和所述第五M0S晶體管VT24的柵極，均與外界的驅(qū)動(dòng)芯片的一端子連接；所述第三M0S晶體管VT22的柵極和所述第四M0S晶體管VT23的柵極，均與外界的驅(qū)動(dòng)芯片的另一端子連接；
[0148]所述第二 M0S晶體管VT21的漏極連接于所述電源輸入電壓的正極；
[0149]所述第二 M0S晶體管VT21的源極連接于所述第四M0S晶體管VT23的漏極；
[0150]所述第四M0S晶體管VT23的漏極還連接于第一變壓器T21的第二原邊的一端；
[0151]所述第四M0S晶體管VT23的源極連接于所述電源輸入電壓的負(fù)極；
[0152]所述第四M0S晶體管VT23的源極還連接于所述第五M0S晶體管VT24的源極上；
[0153]所述第五M0S晶體管VT24的漏極連接于所述第一變壓器T21的第二原邊的另一端;
[0154]所述第五M0S晶體管VT24的漏極還連接于所述第三M0S晶體管VT22的源極；
[0155]所述第三M0S晶體管VT22的漏極連接于所述第二 M0S晶體管VT21的漏極；
[0156]所述第二副邊電路包括:
[0157]第六M0S晶體管VT25、第七M(jìn)0S晶體管VT26、第八M0S晶體管VT27、第九M0S晶體管VT28、第i^一電阻R21、第一電感L21及第五電容C21 ；
[0158]其中所述第六M0S晶體管VT25、所述第七M(jìn)0S晶體管VT26、所述第八M0S晶體管VT27及所述第九M0S晶體管VT28構(gòu)成全橋拓?fù)浣Y(jié)構(gòu)，所述第六M0S晶體管VT25的柵極和所述第九M0S晶體管VT28的柵極與所述驅(qū)動(dòng)器的所述第一驅(qū)動(dòng)端DRIVE1或者所述第二驅(qū)動(dòng)端DRIVE2擇一驅(qū)動(dòng)信號(hào)輸出端連接；所述第八M0S晶體管VT27的柵極及所述第七M(jìn)0S晶體管VT26的柵極與所述驅(qū)動(dòng)器的另一驅(qū)動(dòng)信號(hào)輸出端連接；
[0159]所述第七M(jìn)0S晶體管VT26的漏極連接于所述第六M0S晶體管VT25的源極上；
[0160]所述第六M0S晶體管VT25的漏極連接于所述第八M0S晶體管VT27的漏極，所述第八M0S晶體管VT27的漏極還連接于所述第一電感L21的一端上；
[0161]所述第一電感L21的另一端連接于所述第五電容C21的一端,所述第五電容C21與所述第十一電阻R21并聯(lián)，所述第五電容C21的一端與所述第十一電阻R21的一端連接，所述第十一電阻R21的另一端與所述第五電容C21的另一端連接，且所述第五電容C21的另一端還連接于所述第九MOS晶體管VT28的源極上，所述第十一電阻R21的兩端輸出電壓；
[0162]所述第九M0S晶體管VT28的漏極連接于所述第八M0S晶體管VT27的源極；
[0163]所述第九M0S晶體管VT28的漏極還連接于所述第一變壓器T21的第二副邊的一端；所述第九M0S晶體管VT28的源極連接于所述第七M(jìn)0S晶體管VT26的源極上；
[0164]所述第七M(jìn)0S晶體管VT26的漏極還連接于所述第一變壓器T21的第二副邊的另一端。
[0165]圖2的電路是將圖1所述本發(fā)明輸入快速掉電下的防反灌電路，應(yīng)用于原邊全橋拓?fù)浣Y(jié)構(gòu)副邊全橋同步整流的隔離電源中，包括同步整流管(第六M0S晶體管VT25、第七M(jìn)0S晶體管VT26、第八M0S晶體管VT27及第九M0S晶體管VT28)、第i^一電阻R21、第一電感L21及第五電容C21以及防反灌電路。
[0166]具體工作原理為以圖2為例對(duì)本發(fā)明優(yōu)先實(shí)施例的電路工作原理進(jìn)行詳細(xì)描述:
[0167]當(dāng)輸入電壓Vin掉電時(shí)，尤其是帶大容性負(fù)載，負(fù)載輸出空載條件下，控制芯片占空比沒辦法張開來補(bǔ)償下跌的電壓，或者占空比已經(jīng)達(dá)到芯片的最大占空比，此時(shí)輸出電感兩端的電壓在M0S管續(xù)流階段產(chǎn)生的負(fù)向電流(圖2中箭頭所示)，在原邊開通情況下也沒辦法勵(lì)磁到正向電流，從而導(dǎo)致下一個(gè)續(xù)流階段時(shí)，電感上的負(fù)向電流值增加，同時(shí)隨著輸入電壓下降得更多，這種情況會(huì)更加惡劣，累加下去，電感上的負(fù)向電流會(huì)越來越大。為了抑制這種情況，本實(shí)施例中實(shí)時(shí)采樣電路1通過第一電阻R2和第二電阻R3分壓采集輸入電壓Vin，當(dāng)?shù)陀陬A(yù)設(shè)參考電壓Vref時(shí)，運(yùn)算放大器D1動(dòng)作，輸出高電平信號(hào)FS，該信號(hào)通過第三電阻R4和第一二極管VD1后輸入到第一 M0S晶體管VT9的柵極，則第一 M0S晶體管VT9導(dǎo)通，從而隔離光耦器D2導(dǎo)通，輸出高電平信號(hào)SHUT至第一三極管VT10的基極，第一三極管VT10導(dǎo)通，拉低驅(qū)動(dòng)器D3的使能端信號(hào)ENABLE，導(dǎo)致該驅(qū)動(dòng)輸出至副邊的驅(qū)動(dòng)信號(hào)第一驅(qū)動(dòng)端DRIVE1和第二驅(qū)動(dòng)端DRIVE2被關(guān)斷，副邊同步整流M0S管的第六M0S晶體管VT25、第七M(jìn)0S晶體管VT26、第八M0S晶體管VT27、第九M0S晶體管VT28關(guān)斷，驅(qū)動(dòng)信號(hào)的第一驅(qū)動(dòng)端DRIVE1或者第二驅(qū)動(dòng)端DRIVE2端子擇一驅(qū)動(dòng)信號(hào)輸出端與整流M0S管的第六M0S晶體管VT25和第九M0S晶體管VT28連接，另一驅(qū)動(dòng)信號(hào)輸出端與第七M(jìn)0S晶體管VT26和第八M0S晶體管VT27連接。由于關(guān)斷設(shè)定的點(diǎn)是在電感不產(chǎn)生附加的負(fù)向電流或負(fù)向電流較小時(shí)就關(guān)斷同步整流M0S管，此時(shí)電感上較小的反向電流能量弱，不至于導(dǎo)致同步整流M0S管應(yīng)力超標(biāo)，從而達(dá)到了在輸入掉電情