技術(shù)總結(jié)
本發(fā)明公開(kāi)了一種用于全并行—逐次逼近模擬數(shù)字轉(zhuǎn)換器的混合型兩級(jí)結(jié)構(gòu)，包括第一級(jí)全并行模擬數(shù)字轉(zhuǎn)換器Flash?ADC和第二級(jí)逐次逼近模擬數(shù)字轉(zhuǎn)換器SAR?ADC、數(shù)字校準(zhǔn)電路、采樣電路共享開(kāi)關(guān)，第一級(jí)全并行模擬數(shù)字轉(zhuǎn)換器包括3.5?bit?Flash單片機(jī)、數(shù)字編碼電路，第二級(jí)逐次逼近模擬數(shù)字轉(zhuǎn)換器包括高、低位電容底極板電平切換控制器、第二比較器、高、低位DAC電容陣列。本發(fā)明將SAR?ADC與Flash?ADC相結(jié)合，在SAR?ADC對(duì)信號(hào)循環(huán)解析之前，利用Flash?ADC并行轉(zhuǎn)換的特點(diǎn)將信號(hào)的高三位同時(shí)量化，剩下的位數(shù)由SAR?ADC量化，從而提高了SAR?ADC的轉(zhuǎn)換速率。

技術(shù)研發(fā)人員：張章;余文成
受保護(hù)的技術(shù)使用者：合肥工業(yè)大學(xué)
文檔號(hào)碼：201610496084
技術(shù)研發(fā)日：2016.06.27
技術(shù)公布日：2016.12.07