>[0074] 掃描驅(qū)動(dòng)模塊53包括第五晶體管T5和第九晶體管T6,第五晶體管T5的控制端與 前2級(jí)移位寄存器的第二輸出端Zn-2電連接，輸入端與第一時(shí)鐘信號(hào)線CLK1相連，輸出端 與上拉結(jié)點(diǎn)Q電連接；第九晶體管T9的控制端與后2級(jí)移位寄存器的第二輸出端Zn+2電 連接，輸入端與第三時(shí)鐘信號(hào)線CLK3相連，輸出端與上拉結(jié)點(diǎn)Q電連接；
[0075] 上拉模塊51包括第六晶體管T6和第十晶體管T10,第六晶體管T6的控制端與 上拉結(jié)點(diǎn)Q電連接，輸入端與第二時(shí)鐘信號(hào)線CLK2電連接，輸出端與移位寄存器的第一輸 出端Gn電連接；第十晶體管T10的控制端與上拉結(jié)點(diǎn)Q電連接，輸入端與第二時(shí)鐘信號(hào)線 CLK2電連接，輸出端與移位寄存器的第二輸出端Zn電連接；
[0076] 下拉模塊42包括第七晶體管T7和第八晶體管T8 ;第七晶體管T7的控制端以及 第八晶體管T8的控制端均與第四時(shí)鐘信號(hào)線CLK4電連接，第七晶體管T7的輸入端與移位 寄存器的第二輸出端Zn電連接，第七晶體管T7的輸出端與低電平信號(hào)線VGL電連接，第八 晶體管T8的輸入端與移位寄存器的第一輸出端Gn電連接，第八晶體管T8的輸出端與低電 平信號(hào)線VGL電連接；
[0077] 復(fù)位模塊54包括第一晶體管T1、第二晶體管T2、第三晶體管T3、第一電容C1和兩 個(gè)第四晶體管T4 ;第一晶體管T1的控制端與前3級(jí)移位寄存器的第二輸出端Zn-3電連接， 輸入端與第一輸入信號(hào)端VI電連接，輸出端與穩(wěn)壓結(jié)點(diǎn)Qb電連接；第二晶體管T2的控制 端與后3級(jí)移位寄存器的第二輸出端Zn+3電連接，輸入端與第二輸入信號(hào)端V2相連，輸 出端與穩(wěn)壓結(jié)點(diǎn)Qb電連接；第三晶體管T3的控制端與穩(wěn)壓結(jié)點(diǎn)Qb電連接，輸入端與上拉 節(jié)點(diǎn)Q電連接，輸出端與低電平信號(hào)線VGL電連接；一第四晶體管T4的控制端與穩(wěn)壓結(jié)點(diǎn) Qb電連接，輸入端與移位寄存器的第一輸出端Gn電連接，輸出端與低電平信號(hào)線VGL電連 接；另一第四晶體管T4的控制端與穩(wěn)壓結(jié)點(diǎn)Qb電連接，輸入端與移位寄存器的第二輸出端 Zn電連接，輸出端與低電平信號(hào)線VGL電連接；第一電容Cl的兩端分別于穩(wěn)壓結(jié)點(diǎn)Qb和 低電平信號(hào)線VGL電連接。
[0078] 本實(shí)施例提供的移位寄存器的輸出端包括第一輸出端Gn和第二輸出端Zn，第一 輸出端Gn用于向?qū)?yīng)的掃描線輸出掃描信號(hào)，第二輸出端Zn輸出高電平信號(hào)作為其他級(jí) 移位寄存器的輸入和驅(qū)動(dòng)信號(hào)，相比于采用第一輸出端Gn輸出的高電平信號(hào)作為其他級(jí) 移位寄存器的輸入和驅(qū)動(dòng)信號(hào)，可以防止對(duì)本級(jí)移位寄存器輸出的掃描信號(hào)的干擾，提高 了掃描信號(hào)的輸出穩(wěn)定性。
[0079] 在上述實(shí)施例的基礎(chǔ)上，可選的，上拉模塊51還包括第二電容C2,第二電容C2的 一端與上拉結(jié)點(diǎn)Q電連接，另一端與移位寄存器的第一輸出端Gn或第二輸出端Zn電連接。 示例性的圖9設(shè)置第二電容C2的另一端與移位寄存器的第二輸出端Zn電連接。
[0080] 針對(duì)圖9所示的移位寄存器，以第一輸入信號(hào)端VI為低電平VGL，第二輸入信號(hào) 端V2為高電平VGH為例，對(duì)其驅(qū)動(dòng)方法進(jìn)行詳細(xì)說明。圖10為圖9所示移位寄存器的驅(qū) 動(dòng)時(shí)序及信號(hào)波形示意圖，如圖10所示，該驅(qū)動(dòng)時(shí)序可以分為以下幾個(gè)階段：
[0081] 第1階段，也可以稱為穩(wěn)壓結(jié)點(diǎn)Qb清零階段，復(fù)位模塊54的第一晶體管T1的控 制端與前3級(jí)移位寄存器的第二輸出端Zn-3連接，若前3級(jí)移位寄存器的第二輸出端Zn-3 輸出的掃描信號(hào)為高電平信號(hào)，則第一晶體管T1導(dǎo)通，第一晶體管T1的輸入端與第一輸入 信號(hào)端VI連接，因此，可將穩(wěn)壓結(jié)點(diǎn)Qb的電位穩(wěn)定在VGL，并將第一電容C1中的殘余電荷 釋放。
[0082] 第2階段，也可稱為預(yù)充電階段，掃描驅(qū)動(dòng)模塊53的第五晶體管T5的控制端與前 2級(jí)移位寄存器的第二輸出端Zn-2連接，輸入端與第一時(shí)鐘信號(hào)線CLK1連接，當(dāng)前2級(jí)移 位寄存器的第二輸出端Zn-2輸出的掃描信號(hào)為高電平信號(hào)，且第一時(shí)鐘信號(hào)線CLK1輸出 高電平信號(hào)時(shí)，此時(shí)第五晶體管T5導(dǎo)通，上拉結(jié)點(diǎn)Q被充電，電位升高。
[0083] 第3階段，也可稱為掃描信號(hào)輸出階段，由于上拉結(jié)點(diǎn)Q電位升高，同時(shí)第二時(shí)鐘 信號(hào)線CLK2輸出高電平信號(hào)，將上拉模塊51的第六晶體管T6、第十晶體管T10導(dǎo)通，因此， 本級(jí)移位寄存器的第一輸出端Gn輸出高電平的掃描信號(hào)，本級(jí)移位寄存器的第二輸出端 Zn輸出高電平信號(hào)，在該過程中，受第二電容C2自舉作用的影響，上拉結(jié)點(diǎn)Q的電位進(jìn)一步 升高，促使第六晶體管T6和第十晶體管T10打開更充分。
[0084] 第4階段，也可稱為上拉結(jié)點(diǎn)Q第一次下拉階段，掃描驅(qū)動(dòng)模塊53的第九晶體管 T9的控制端與后2級(jí)移位寄存器的第二輸出端Zn+2連接，輸入端與第三時(shí)鐘信號(hào)線CLK3 連接，當(dāng)后2級(jí)移位寄存器的第二輸出端Zn+2輸出高電平，同時(shí)第三時(shí)鐘信號(hào)線CLK3輸出 高電平，第九晶體管T9導(dǎo)通，上拉結(jié)點(diǎn)Q的電位被下拉到與第三時(shí)鐘信號(hào)線CLK3上高電平 相同的電位。
[0085] 第5階段，也可稱為上拉結(jié)點(diǎn)Q第二次下拉階段，本階段下拉模塊52和復(fù)位模塊 54同時(shí)起作用，以終止本級(jí)移位寄存器的第一輸出端Gn輸出掃描信號(hào)。若第四時(shí)鐘信號(hào)線 CLK4輸出高電平信號(hào)，下拉模塊52的第七晶體管T7和第八晶體管T8導(dǎo)通，將本級(jí)移位寄 存器的第一輸出端Gn以及本級(jí)移位寄存器的第二輸出端Zn電位維持在VGL。當(dāng)后2級(jí)移 位寄存器的第二輸出端Zn+2輸出高電平，同時(shí)第三時(shí)鐘信號(hào)CLK3變?yōu)榈碗娖綍r(shí)，第二電容 C2放電，上拉結(jié)點(diǎn)Q第二次下拉至VGL。當(dāng)后3級(jí)移位寄存器的第二輸出端Zn+3輸出高電 平時(shí)，復(fù)位模塊54的第二晶體管T2打開，為第一電容C1充電，將穩(wěn)壓結(jié)點(diǎn)Qb置于高電位， 從而驅(qū)動(dòng)第三晶體管T3和兩個(gè)第四晶體管T4打開，進(jìn)而可以將上拉結(jié)點(diǎn)Q和本級(jí)移位寄 存器的第一輸出端Gn、第二輸出端Zn的電位穩(wěn)定在低電位狀態(tài)，使上拉模塊51中的第六晶 體管T6維持在關(guān)斷狀態(tài)。
[0086] 需要說明的是，第一時(shí)鐘信號(hào)CLK1、第二時(shí)鐘信號(hào)CLK2、第三時(shí)鐘信號(hào)CLK3和第 四時(shí)鐘信號(hào)CLK4的脈寬相等，且占空比為1 :4,第一時(shí)鐘信號(hào)CLK1比第二時(shí)鐘信號(hào)CLK2超 前1/8周期，第二時(shí)鐘信號(hào)CLK2比第三時(shí)鐘信號(hào)CLK3超前1/8周期，第三時(shí)鐘信號(hào)CLK3 比第四時(shí)鐘信號(hào)CLK4超前1/8周期。相鄰兩奇數(shù)行或相鄰兩偶數(shù)行的掃描線接收的掃描 信號(hào)間隔1/4周期。參見圖9,相鄰兩級(jí)移位寄存器的第一輸出端輸出掃描信號(hào)的周期時(shí)間 部分交疊，這樣設(shè)置的好處是：可以在本級(jí)移位寄存器與后1級(jí)移位寄存器的第一輸出端 輸出掃描信號(hào)的交疊周期時(shí)間內(nèi)輸入數(shù)據(jù)信號(hào)，即本級(jí)移位寄存器與后1級(jí)移位寄存器的 第一輸出端輸出掃描信號(hào)的交疊周期時(shí)間內(nèi)，與之對(duì)應(yīng)連接的本行像素可以進(jìn)行顯示。后 1級(jí)移位寄存器在與本級(jí)移位寄存器的第一輸出端輸出掃描信號(hào)的交疊周期時(shí)間內(nèi)，對(duì)與 后1級(jí)移位寄存器連接的一行像素進(jìn)行預(yù)充電。如此設(shè)置可以縮短每幀畫面的掃描充電時(shí) 間，提高充電效率。此外，由于一般情況下，信號(hào)波形并非圖10所示的方波，在高電平信號(hào) 輸出的開始階段先緩慢上升然后逐漸穩(wěn)定，所說只有在方波信號(hào)的后半階段才能夠提供穩(wěn) 定的掃描信號(hào)的輸出。本實(shí)施例設(shè)置相鄰兩級(jí)移位寄存器的第一輸出端輸出掃描信號(hào)的周 期時(shí)間部分交疊，并在本級(jí)移位寄存器與后1級(jí)移位寄存器的第一輸出端輸出掃描信號(hào)的 交疊周期時(shí)間內(nèi)，輸入數(shù)據(jù)信號(hào)，利用重疊的周期時(shí)間，即不穩(wěn)定的高電平輸出的前半階段 進(jìn)行預(yù)充電，還可以提高電路的穩(wěn)定性，具有更大的高低溫工作范圍。
[0087] 多個(gè)上述移位寄存器級(jí)聯(lián)，按照上述從第1階段到第5階段的驅(qū)動(dòng)過程循環(huán)往復(fù) 進(jìn)行驅(qū)動(dòng)。從而實(shí)現(xiàn)整個(gè)柵極驅(qū)動(dòng)電路的驅(qū)動(dòng)。
[0088] 需要說明的是，上述各實(shí)施例中的第一晶體管、第一晶體管、第二晶體管、第三晶 體管、第四晶體管、第五晶體管、第六晶體管、第七晶體管、第八晶體管、第九晶體管和第十 晶體管優(yōu)選均為薄膜晶體管，當(dāng)然也可選用具有選通開關(guān)功能的其他類型的晶體管。當(dāng)薄 膜晶體管的控制端開啟，其輸入端和輸出端之間的壓差滿足導(dǎo)通條件時(shí)，薄膜晶體管導(dǎo)通。 [0089] 實(shí)施例五
[0090] 本發(fā)明實(shí)施例還提供了一種柵極驅(qū)動(dòng)電路，包括級(jí)聯(lián)的多個(gè)移位寄存器。移位寄 存器為上述各實(shí)施例的移位寄存器。柵極驅(qū)動(dòng)電路的連接結(jié)構(gòu)具有多種方式，下面就優(yōu)選 實(shí)施方式進(jìn)行詳細(xì)描述。
[0091] 圖11為本發(fā)明實(shí)施例五提供的一種移位寄存器的PIN引腳結(jié)構(gòu)示意圖，圖12為 采用圖11所示移位寄存器的柵極驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖，如圖11所示，移位寄存器的PIN 引腳包括：第一輸入信號(hào)端口引腳V1-PIN、第二輸入信號(hào)端口引腳V2-PIN、第一時(shí)鐘信號(hào) 端口引腳CLK1-PIN、第二時(shí)鐘信號(hào)端口引腳CLK2-PIN、第三時(shí)鐘信號(hào)端口引腳CLK3-PIN、 第四時(shí)鐘信號(hào)端口引腳CLK4-PIN、低電平信號(hào)輸入端引腳VGL-PIN、本級(jí)第一輸出端口引 腳Gn-PIN，還有四個(gè)級(jí)聯(lián)輸入端口引腳STV1-PIN、STV2-PIN、STV3-PIN、STV4-PIN。第一輸 出端口引腳Gn-PIN與對(duì)應(yīng)的掃描線相連，以輸出掃描信號(hào)，驅(qū)動(dòng)本行像素打開。CLK1-PIN、 CLK2-PIN、CLK3-PIN和CLK4-PIN分別與第一時(shí)鐘信號(hào)線CLK1、第二時(shí)鐘信號(hào)線CLK2、第 三時(shí)鐘信號(hào)線CLK3和第四時(shí)鐘信號(hào)線CLK4連接，以接收第一時(shí)鐘信號(hào)CLK1、第二時(shí)鐘信 號(hào)CLK2、第三時(shí)鐘信號(hào)CLK3和第四時(shí)鐘信號(hào)CLK4。第一輸入信號(hào)端口引腳V1-PIN和第二 輸入信號(hào)端口引腳V2-PIN用于接收低電平信號(hào)和高電平信號(hào)，且二者電平狀態(tài)相反。四 個(gè)級(jí)聯(lián)端口引腳STV1-PIN、STV2-PIN、STV3-PIN、STV4-PIN用于連接前后級(jí)聯(lián)的移位寄存 器。如圖12所示，柵極驅(qū)動(dòng)電路采用圖11所示的移位寄存器，以正向掃描，奇數(shù)級(jí)的移位 寄存器為例，除第一級(jí)移位寄存器、第三級(jí)移位寄存器以及最后兩級(jí)移位寄存器外，其他級(jí) 移位寄存器均以前2級(jí)移位寄存器輸出的掃描信號(hào)Gn-2、后2級(jí)移位寄存器輸出的掃描 信號(hào)Gn+2、前4級(jí)移位寄存器輸出的掃描信號(hào)Gn-4和后4級(jí)移位寄存器輸出的掃描信號(hào) Gn+4作為輸入信號(hào)，對(duì)于第一級(jí)移位寄存器、第三級(jí)移位寄存器，需要單獨(dú)提供輸入信號(hào)以 替代前2級(jí)移位寄存器輸出的掃描信號(hào)Gn-2和前4級(jí)移位寄存器輸出的掃描信號(hào)Gn-4 ;對(duì) 于最后兩級(jí)移位寄存器，需要單獨(dú)提供輸入信號(hào)以替代后2級(jí)移位寄存器輸出的掃描信號(hào) Gn+2和后4級(jí)移位寄存器輸出的掃描信號(hào)Gn+4作為輸入信號(hào)。例如第一級(jí)移位寄存器的 STV1引腳需連接STV1信號(hào)，第一級(jí)移位寄存器的STV2引腳需連接STV2信號(hào)；第三級(jí)移位 寄存器的STV1引腳需連接STV3信號(hào)。本發(fā)明實(shí)施例提供的柵極驅(qū)動(dòng)電路示例性的以奇數(shù) 級(jí)的移位寄存器級(jí)聯(lián)為例，并非對(duì)本發(fā)明實(shí)施例的限制。奇數(shù)級(jí)的移位寄存器與奇數(shù)行掃 描線相連，以輸出掃描信號(hào)，驅(qū)動(dòng)奇數(shù)行像素打開，偶數(shù)級(jí)的移位寄存器與偶數(shù)行掃描線相 連，以輸出掃描信號(hào)，驅(qū)動(dòng)偶數(shù)行像素打開。奇數(shù)級(jí)的移位寄存器順序級(jí)聯(lián)，偶數(shù)級(jí)的移位 寄存器順序級(jí)聯(lián)，二者獨(dú)立驅(qū)動(dòng)對(duì)應(yīng)行的像素。該柵極驅(qū)動(dòng)電路的驅(qū)動(dòng)時(shí)序可參見圖5,奇 數(shù)級(jí)的移