括上拉模塊、下拉模塊、掃描驅(qū)動模塊和復(fù)位模 塊； 所述上拉模塊具有控制端，所述上拉模塊的控制端與上拉結(jié)點電連接，用于根據(jù)所述 上拉結(jié)點的電位向所述移位寄存器的輸出端Xn輸出高電平信號； 所述掃描驅(qū)動模塊具有輸出端，所述掃描驅(qū)動模塊的輸出端與所述上拉結(jié)點電連接， 用于提升所述上拉節(jié)點的電位，以驅(qū)動所述上拉模塊向所述移位寄存器的輸出端Xn輸出 高電平信號； 所述下拉模塊分別與所述上拉結(jié)點以及所述移位寄存器的輸出端Xn電連接，用于下 拉所述移位寄存器的輸出端Xn的電位，終止向所述移位寄存器的輸出端Xn輸出高電平信 號； 所述復(fù)位模塊分別與所述上拉結(jié)點以及所述移位寄存器的輸出端Xn電連接，用于控 制所述上拉節(jié)點以及所述移位寄存器的輸出端Xn的電位； 所述復(fù)位模塊包括第一晶體管、第二晶體管、第三晶體管、第一電容和至少一個第四晶 體管；所述第一晶體管的控制端與前m級移位寄存器的輸出端Xn-m電連接，輸入端與第 一輸入信號端電連接，輸出端與穩(wěn)壓結(jié)點電連接；所述第二晶體管的控制端與后m級移位 寄存器的輸出端Xn+m電連接，輸入端與第二輸入信號端相連，輸出端與所述穩(wěn)壓結(jié)點電連 接；所述第三晶體管的控制端與所述穩(wěn)壓結(jié)點電連接，輸入端與所述上拉節(jié)點電連接，輸出 端與低電平信號線電連接；所述第四晶體管的控制端與所述穩(wěn)壓結(jié)點電連接，輸入端與所 述移位寄存器的輸出端Xn電連接，輸出端與所述低電平信號線電連接；所述第一電容的兩 端分別與所述穩(wěn)壓結(jié)點和所述低電平信號線電連接；其中，m為大于或者等于2的正整數(shù)， 所述第一輸入信號端的電位與所述第二輸入信號端的電位相反。2. 根據(jù)權(quán)利要求1所述的移位寄存器，其特征在于，m= 4,所述移位寄存器的輸出端 Xn包括第一輸出端Gn，所述第一輸出端Gn與對應(yīng)的一條掃描線相連，以輸出掃描信號； 所述掃描驅(qū)動模塊包括第五晶體管，所述第五晶體管的控制端與第一時鐘信號線電連 接，輸入端與前2級移位寄存器的第一輸出端Gn-2相連，輸出端與所述上拉結(jié)點電連接； 所述上拉模塊包括第六晶體管，所述第六晶體管的控制端與所述上拉結(jié)點電連接，輸 入端與第二時鐘信號線電連接，輸出端與所述移位寄存器的第一輸出端Gn電連接； 所述下拉模塊包括第七晶體管和第八晶體管，所述第七晶體管的控制端以及所述第八 晶體管的控制端均與第四時鐘信號線電連接，所述第七晶體管的輸入端與所述上拉結(jié)點電 連接，所述第七晶體管的輸出端與所述低電平信號線電連接，所述第八晶體管的輸入端與 所述移位寄存器的第一輸出端Gn電連接，所述第八晶體管的輸出端與所述低電平信號線 電連接； 所述復(fù)位模塊包括所述第一晶體管、所述第二晶體管、所述第三晶體管、所述第一電容 和一個所述第四晶體管；所述第一晶體管的控制端與前4級移位寄存器的第一輸出端Gn-4 電連接，輸入端與所述第一輸入信號端電連接，輸出端與所述穩(wěn)壓結(jié)點電連接；所述第二晶 體管的控制端與后4級移位寄存器的第一輸出端Gn+4電連接，輸入端與所述第二輸入信 號端相連，輸出端與所述穩(wěn)壓結(jié)點電連接；所述第三晶體管的控制端與所述穩(wěn)壓結(jié)點電連 接，輸入端與所述上拉節(jié)點電連接，輸出端與所述低電平信號線電連接；所述第四晶體管的 控制端與所述穩(wěn)壓結(jié)點電連接，輸入端與所述移位寄存器的第一輸出端Gn電連接，輸出端 與所述低電平信號線電連接；所述第一電容的兩端分別于所述穩(wěn)壓結(jié)點和所述低電平信號 線電連接。3. 根據(jù)權(quán)利要求2所述的移位寄存器，其特征在于，所述上拉模塊還包括第二電容，所 述第二電容的兩端分別電連接所述上拉結(jié)點和所述移位寄存器的第一輸出端Gn。4. 根據(jù)權(quán)利要求3所述的移位寄存器，其特征在于，所述掃描驅(qū)動模塊還包括： 第九晶體管，所述第九晶體管的控制端與第三時鐘信號線相連，所述第九晶體管的輸 出端與所述上拉結(jié)點相連，所述第九晶體管的輸入端與后2級移位寄存器的第一輸出端 Gn+2電連接。5. 根據(jù)權(quán)利要求1所述的移位寄存器，其特征在于，m= 2,所述移位寄存器的輸出端 包括第一輸出端Gn，所述第一輸出端Gn與對應(yīng)的一條掃描線相連，以輸出掃描信號； 所述掃描驅(qū)動模塊包括第五晶體管，所述第五晶體管的控制端與第一時鐘信號線電連 接，輸入端與前1級移位寄存器的第一輸出端Gn-Ι相連，輸出端與所述上拉結(jié)點電連接； 所述上拉模塊包括第六晶體管，所述第六晶體管的控制端與所述上拉結(jié)點電連接，輸 入端與第二時鐘信號線電連接，輸出端與所述移位寄存器的第一輸出端Gn電連接； 所述下拉模塊包括第七晶體管和第八晶體管；所述第七晶體管的控制端以及所述第八 晶體管的控制端均與第四時鐘信號線電連接，所述第七晶體管的輸入端與所述上拉結(jié)點電 連接，所述第七晶體管的輸出端與所述低電平信號線電連接，所述第八晶體管的輸入端與 所述移位寄存器的第一輸出端Gn電連接，所述第八晶體管的輸出端與所述低電平信號線 電連接； 所述復(fù)位模塊包括所述第一晶體管、所述第二晶體管、所述第三晶體管、所述第一電容 和一個所述第四晶體管；所述第一晶體管的控制端與前2級移位寄存器的第一輸出端Gn-2 電連接，輸入端與所述第一輸入信號端電連接，輸出端與所述穩(wěn)壓結(jié)點電連接；所述第二晶 體管的控制端與后2級移位寄存器的第一輸出端Gn+2電連接，輸入端與所述第二輸入信 號端相連，輸出端與所述穩(wěn)壓結(jié)點電連接；所述第三晶體管的控制端與所述穩(wěn)壓結(jié)點電連 接，輸入端與所述上拉節(jié)點電連接，輸出端與所述低電平信號線電連接；所述第四晶體管的 控制端與所述穩(wěn)壓結(jié)點電連接，輸入端與所述移位寄存器的第一輸出端電連接，輸出端與 所述低電平信號線電連接；所述第一電容的兩端分別于所述穩(wěn)壓結(jié)點和所述低電平信號線 電連接。6. 根據(jù)權(quán)利要求5所述的移位寄存器，其特征在于，所述上拉模塊還包括第二電容，所 述第二電容的兩端分別電連接所述上拉結(jié)點和所述移位寄存器的第一輸出端。7. 根據(jù)權(quán)利要求6所述的移位寄存器，其特征在于，所述掃描驅(qū)動模塊還包括： 第九晶體管，所述第九晶體管的控制端與第三時鐘信號線相連，輸出端與所述上拉結(jié) 點相連，輸入端與后1級移位寄存器的第一輸出端Gn+Ι電連接。8. 根據(jù)權(quán)利要求4或7所述的移位寄存器，其特征在于，所述第一時鐘信號、所述第二 時鐘信號、所述第三時鐘信號和所述第四時鐘信號的脈寬相等，且占空比為1 :4,所述第一 時鐘信號比所述第二時鐘信號超前1/4周期，所述第二時鐘信號比所述第三時鐘信號超前 1/4周期，所述第三時鐘信號比所述第四時鐘信號超前1/4周期。9. 根據(jù)權(quán)利要求1所述的移位寄存器，其特征在于，m= 3,所述移位寄存器的輸出端 包括第一輸出端Gn和第二輸出端Zn，所述第一輸出端Gn與對應(yīng)的一條掃描線相連，以輸出 掃描信號； 所述掃描驅(qū)動模塊包括第五晶體管和第九晶體管，所述第五晶體管的控制端與前2級 移位寄存器的第二輸出端Zn-2電連接，輸入端與第一時鐘信號線相連，輸出端與所述上拉 結(jié)點電連接；所述第九晶體管的控制端與后2級移位寄存器的第二輸出端Zn+2電連接，輸 入端與第三時鐘信號線相連，輸出端與所述上拉結(jié)點電連接； 所述上拉模塊包括第六晶體管和第十晶體管，所述第六晶體管的控制端與所述上拉結(jié) 點電連接，輸入端與第二時鐘信號線電連接，輸出端與所述移位寄存器的所述第一輸出端 Gn電連接；所述第十晶體管的控制端與所述上拉結(jié)點電連接，輸入端與第二時鐘信號線電 連接，輸出端與所述移位寄存器的所述第二輸出端Zn電連接； 所述下拉模塊包括第七晶體管和第八晶體管；所述第七晶體管的控制端以及所述第八 晶體管的控制端均與第四時鐘信號線電連接，所述第七晶體管的輸入端與所述移位寄存器 的所述第二輸出端Zn電連接，所述第七晶體管的輸出端與所述低電平信號線電連接，所述 第八晶體管的輸入端與所述移位寄存器的所述第一輸出端Gn電連接，所述第八晶體管的 輸出端與所述低電平信號線電連接； 所述復(fù)位模塊包括所述第一晶體管、所述第二晶體管、所述第三晶體管、所述第一電容 和兩個所述第四晶體管；所述第一晶體管的控制端與前3級移位寄存器的第二輸出端Zn-3 電連接，輸入端與所述第一輸入信號端電連接，輸出端與所述穩(wěn)壓結(jié)點電連接；所述第二晶 體管的控制端與后3級移位寄存器的第二輸出端Zn+3電連接，輸入端與所述第二輸入信 號端相連，輸出端與所述穩(wěn)壓結(jié)點電連接；所述第三晶體管的控制端與所述穩(wěn)壓結(jié)點電連 接，輸入端與所述上拉節(jié)點電連接，輸出端與所述低電平信號線電連接；一所述第四晶體管 的控制端與所述穩(wěn)壓結(jié)點電連接，輸入端與所述移位寄存器的所述第一輸出端Gn電連接， 輸出端與所述低電平信號線電連接；另一所述第四晶體管的控制端與所述穩(wěn)壓結(jié)點電連 接，輸入端與所述移位寄存器的所述第二輸出端Zn電連接，輸出端與所述低電平信號線電 連接；所述第一電容的兩端分別于所述穩(wěn)壓結(jié)點和所述低電平信號線電連接。10. 根據(jù)權(quán)利要求9所述的移位寄存器，其特征在于，所述上拉模塊還包括第二電容， 所述第二電容的一端與所述上拉結(jié)點電連接，另一端與所述移位寄存器的第一輸出端Gn 或第二輸出端Zn電連接。11. 根據(jù)權(quán)利要求9所述的移位寄存器，其特征在于，所述第一時鐘信號、所述第二時 鐘信號、所述第三時鐘信號和所述第四時鐘信號的脈寬相等，且占空比為1 :4,所述第一時 鐘信號比所述第二時鐘信號超前1/8周期，所述第二時鐘信號比所述第三時鐘信號超前 1/8周期，所述第三時鐘信號比所述第四時鐘信號超前1/8周期。12. 根據(jù)權(quán)利要求9所述的移位寄存器，其特征在于，相鄰兩級移位寄存器的第一輸出 端Gn輸出掃描信號的周期時間部分交疊。13. 根據(jù)權(quán)利要求12所述的移位寄存器，其特征在于，在本級移位寄存器的第一輸出 端Gn與后1級移位寄存器的第一輸出端Gn+Ι輸出掃描信號的交疊周期時間內(nèi)，輸入數(shù)據(jù) 信號。14. 根據(jù)權(quán)利要求9所述的移位寄存器，其特征在于，所述第一晶體管、所述第二晶體 管、所述第三晶體管、所述第四晶體管、所述第五晶體管、所述第六晶體管、所述第七晶體 管、所述第八晶體管、所述第九晶體管、所述第十晶體管均為P型晶體管或均為N型晶體管。15. -種柵極驅(qū)動電路，其特征在于，包括級聯(lián)的多個如權(quán)利要求1-14任一所述的移 位寄存器。16. -種顯示裝置，其特征在于，包括權(quán)利要求15所述的柵極驅(qū)動電路。
【專利摘要】本發(fā)明公開了一種移位寄存器、柵極驅(qū)動電路及顯示裝置，所述移位寄存器的復(fù)位模塊包括第一晶體管、第二晶體管、第三晶體管、第一電容和至少一個第四晶體管；采用前m級移位寄存器的輸出端Xn-m的輸出信號驅(qū)動第一晶體管，采用后m級移位寄存器的輸出端Xn+m的輸出信號驅(qū)動第二晶體管，并利用第一電容將穩(wěn)壓結(jié)點控制在高電位，從而使第三晶體管和第四晶體管導(dǎo)通，實現(xiàn)低電平信號線的維持功能，以控制上拉節(jié)點以及所述移位寄存器的輸出端Xn的電位。其中m為大于或者等于2的正整數(shù)，能夠有效提高移位寄存器及整個柵極驅(qū)動電路的輸出能力，且功耗小，噪聲小，穩(wěn)定性好，解決了現(xiàn)有技術(shù)中移位寄存器穩(wěn)定性差、工作不穩(wěn)定的情況。
【IPC分類】G09G3/36, G11C19/28
【公開號】CN105336300
【申請?zhí)枴緾N201510885460
【發(fā)明人】關(guān)星, 劉錦, 張軍
【申請人】昆山龍騰光電有限公司
【公開日】2016年2月17日
【申請日】2015年12月4日