、狀態(tài)信號(hào)IDLE、BALE、RD_WT、CHRDY, DATA、XACK, BT_END ；
[0058]數(shù)據(jù)寫(xiě)轉(zhuǎn)換電路用于實(shí)現(xiàn)M總線(xiàn)數(shù)據(jù)(m_dat)到ISA總線(xiàn)數(shù)據(jù)(isa_dat)的寫(xiě)操作時(shí)序轉(zhuǎn)換，輸入的時(shí)序控制信號(hào)包括M總線(xiàn)寫(xiě)(m_wt)、M總線(xiàn)讀(m_rd)、ISA總線(xiàn)時(shí)鐘下降沿(isa_bclk_nedge)、ISA 總線(xiàn)鎖存(isa_bale)、狀態(tài)信號(hào) IDLE、BALE ；
[0059]數(shù)據(jù)讀轉(zhuǎn)換電路用于實(shí)現(xiàn)ISA總線(xiàn)數(shù)據(jù)(isa_dat)到M總線(xiàn)數(shù)據(jù)(m_dat)的讀操作時(shí)序轉(zhuǎn)換，輸入的時(shí)序控制信號(hào)包括M總線(xiàn)寫(xiě)(m_wt)、M總線(xiàn)讀(m_rd)、M總線(xiàn)讀寫(xiě)無(wú)效(m_rd_wt_end)、ISA 總線(xiàn)時(shí)鐘上升沿(isa_bclk_pedge)、ISA 總線(xiàn)時(shí)鐘下降沿(isa_bclk_nedge)、狀態(tài)信號(hào) IDLE、BALE、RD_WT、CHRDY, DATA、XACK, BT_END ；
[0060]反饋電路用于產(chǎn)生反饋信號(hào)M總線(xiàn)傳輸確認(rèn)(m_xack)，輸入的時(shí)序控制信號(hào)包括M 總線(xiàn)讀寫(xiě)無(wú)效(m_rd_wt_end)、狀態(tài)信號(hào) IDLE、BALE、RD_WT、CHRDY, DATA、XACK, BT_END。
[0061]結(jié)合附圖7，說(shuō)明地址轉(zhuǎn)換電路的組成和工作原理。
[0062]所述地址轉(zhuǎn)換電路包括第六多路復(fù)用器[M06]、第四D觸發(fā)器[D04]、第一鎖存器[L01];第六多路復(fù)用器[M06]為二選一復(fù)用器；第六多路復(fù)用器[M06]、第四D觸發(fā)器[D04]、第一鎖存器[L01]的數(shù)據(jù)端對(duì)應(yīng)地址總線(xiàn)，數(shù)據(jù)寬度可根據(jù)實(shí)際應(yīng)用調(diào)整，默認(rèn)為20位寬度；
[0063]第六多路復(fù)用器[M06]的DO輸入端與第四D觸發(fā)器[D04]的Q輸出端、第一鎖存器[L01]的D輸入端相連，第六多路復(fù)用器[M06]的Dl輸入端連接到M總線(xiàn)地am_addr，第六多路復(fù)用器[M06]的S選擇端連接到M總線(xiàn)讀/寫(xiě)!^!^#，第六多路復(fù)用器[M06]的Q輸出端連接到第四D觸發(fā)器[D04]的D輸入端，第四D觸發(fā)器[D04]的時(shí)鐘端連接到系統(tǒng)時(shí)鐘sys_clk，第四D觸發(fā)器[D04]的EN使能端連接到狀態(tài)信號(hào)IDLE，第四D觸發(fā)器[D04]的CLR復(fù)位端連接到總復(fù)位rst，第一鎖存器[L01]的EN使能端連接到ISA總線(xiàn)鎖存isa_bale，第一鎖存器[L01]的的CLR復(fù)位端連接到總復(fù)位rst，第一鎖存器[L01]的Q輸出端連接到ISA總線(xiàn)地址isa_addr。
[0064]在statel狀態(tài)，狀態(tài)信號(hào)IDLE有效，第四D觸發(fā)器[D04]的EN使能端為高電平，如果出現(xiàn)M總線(xiàn)讀寫(xiě)操作，m_rd_wt有效(高電平)，M總線(xiàn)地址m_addr輸出鎖存到第四D觸發(fā)器[D04]的Q輸出端，在ISA總線(xiàn)鎖存isa_bale為高電平時(shí)，第一鎖存器[L01]將其D輸入端鎖存的M總線(xiàn)地址輸出到ISA總線(xiàn)地址isa_addr，在ISA總線(xiàn)鎖存isa_bale為低電平時(shí)，ISA總線(xiàn)地址isa_addr保持不變；
[0065]M總線(xiàn)地址在第二 ISA總線(xiàn)操作周期中由ISA總線(xiàn)鎖存isa_bale鎖存輸出到ISA總線(xiàn)地址isa_addr，直到下一次ISA總線(xiàn)鎖存isa_bale為高電平時(shí)再次更新。
[0066]結(jié)合附圖8，說(shuō)明讀寫(xiě)命令轉(zhuǎn)換電路的組成和工作原理。
[0067]所述讀寫(xiě)命令轉(zhuǎn)換電路包括第七多路復(fù)用器[M07]、第八多路復(fù)用器[M08]、第九多路復(fù)用器[M09]、第五D觸發(fā)器[D05]、第六D觸發(fā)器[D06]、第四或門(mén)[0R04]、第一選擇器[S01];第七多路復(fù)用器[M07]、第八多路復(fù)用器[M08]、第九多路復(fù)用器[M09]均為二選一復(fù)用器；上述第一選擇器[SOI]為三路選擇器，當(dāng)只有SO選擇端為高電平時(shí)，DO輸入端與OUT輸出端連通，當(dāng)只有SI選擇端為高電平時(shí)，Dl輸入端與OUT輸出端連通，當(dāng)只有S2選擇端為高電平時(shí)，D2輸入端與OUT輸出端選通；第七多路復(fù)用器[M07]、第八多路復(fù)用器[M08]、第九多路復(fù)用器[M09]、第五D觸發(fā)器[D05]、第六D觸發(fā)器[D06]、第一選擇器[S01]的數(shù)據(jù)端均為4位寬度，第四或門(mén)[0R04]端口為I位寬度；
[0068]第七多路復(fù)用器[M07]的DO輸入端與第九多路復(fù)用器[M09]的DO輸入端、第一選擇器[S01]的D2輸入端、第六D觸發(fā)器[D06]的Q輸出端相連，第七多路復(fù)用器[M07]的Dl輸入端從高位到低位連接到電平狀態(tài)4’ hF，第七多路復(fù)用器[M07]的S選擇端連接到ISA總線(xiàn)時(shí)鐘上升沿isa_bclk_pedge，第七多路復(fù)用器[M07]的Q輸出端連接到第一選擇器[S01]的DO輸入端，第八多路復(fù)用器[M08]的DO輸入端與第五D觸發(fā)器[D05]的Q輸出端、第九多路復(fù)用器[M09]的Dl輸入端相連，第八多路復(fù)用器[M08]的Dl輸入端從高位到低位依次連接到M總線(xiàn)I/O寫(xiě)m_1wc、M總線(xiàn)存儲(chǔ)器寫(xiě)m_mwtc、M總線(xiàn)I/O讀m_1rc、M總線(xiàn)存儲(chǔ)器讀m_mrdc，第八多路復(fù)用器[M08]的S選擇端連接到M總線(xiàn)讀/寫(xiě)m_rd_wt，第八多路復(fù)用器[M08]的Q輸出端連接到第五D觸發(fā)器[D05]的D輸入端，第五D觸發(fā)器[D05]的時(shí)鐘端連接到系統(tǒng)時(shí)鐘sys_clk，第五D觸發(fā)器[D05]的EN使能端連接到狀態(tài)信號(hào)IDLE，第五D觸發(fā)器[D05]的CLR復(fù)位端連接到總復(fù)位rst，第九多路復(fù)用器[M09]的S選擇端連接到ISA總線(xiàn)時(shí)鐘下降沿isa_bClk_nedge，第九多路復(fù)用器[M09]的Q輸出端連接到第一選擇器[S01]的D1，第一選擇器[S01]的SO選擇端連接到狀態(tài)信號(hào)DATA，第一選擇器[S01]的SI選擇端連接到狀態(tài)信號(hào)RD_WT，第四或門(mén)[0R04]的輸入端I連接到狀態(tài)信號(hào)IDLE，第四或門(mén)[0R04]的輸入端2連接到狀態(tài)信號(hào)BALE，第四或門(mén)[0R04]的輸入端3連接到狀態(tài)信號(hào)CHRDY，第四或門(mén)[0R04]的輸入端4連接到狀態(tài)信號(hào)XACK，第四或門(mén)[0R04]的輸入端5連接到狀態(tài)信號(hào)BT_END，第四或門(mén)[0R04]的輸出端連接到第一選擇器
[S01]的S2選擇端；第一選擇器[S01]的OUT輸出端連接到第六D觸發(fā)器[D06]的D輸入端，第六D觸發(fā)器[D06]的時(shí)鐘端連接到系統(tǒng)時(shí)鐘sys_clk，第六D觸發(fā)器[D06]的SET置位端連接到總復(fù)位rst，第六D觸發(fā)器[D06]的Q輸出端從高位到低位依次連接到ISA總線(xiàn)1/0寫(xiě)isa_1w、ISA總線(xiàn)存儲(chǔ)器寫(xiě)isa_memw、ISA總線(xiàn)1/0讀isa_1r、ISA總線(xiàn)存儲(chǔ)器讀isa_memr0
[0069]在statel狀態(tài)，狀態(tài)信號(hào)IDLE有效，第五D觸發(fā)器[D05]的EN端為高電平，如果出現(xiàn)M總線(xiàn)讀寫(xiě)操作，M總線(xiàn)讀寫(xiě)命令(m_1wc、m_mwtc、m_1rc、m_mrdc)輸出鎖存到第五D觸發(fā)器[D05]的Q輸出端；在statel、state2、state4、state6、state7狀態(tài)下，分別對(duì)應(yīng)狀態(tài)信號(hào)IDLE、BALE、CHRDY、XACK、BT_END有效，第一選擇器[S01]的S2選擇端有效，第一選擇器[S01]的OUT輸出端與D2輸入端連通，ISA總線(xiàn)讀寫(xiě)命令(isa_1w、isa_memw、isa_1r、isa_memr)保持原值不變；在state3狀態(tài)下，狀態(tài)信號(hào)RD_WT有效，第一選擇器[S01]的OUT輸出端與Dl輸入端連通，在狀態(tài)信號(hào)RD_WT有效時(shí)的ISA總線(xiàn)時(shí)鐘下降沿，將第五D觸發(fā)器[D05]的Q輸出端鎖存的M總線(xiàn)讀寫(xiě)命令(m_1wc、m_mwtc、m_1rc、m_mrdc)輸出到 ISA 總線(xiàn)讀寫(xiě)命令(isa_1w、isa_memw、isa_1r、isa_memr);在 state5 狀態(tài)下，狀態(tài)信號(hào)DATA有效，第一選擇器[S01]的OUT輸出端與DO輸入端連通，在狀態(tài)信號(hào)DATA有效的ISA總線(xiàn)時(shí)鐘上升沿，ISA總線(xiàn)讀寫(xiě)命令(isa_1w、isa_memw、isa_1r、isa_memr)結(jié)束(全部變?yōu)楦唠娖綘顟B(tài))；
[0070]M總線(xiàn)讀寫(xiě)命令(m_1wc、m_mwtc、m_1rc、m_mrdc)在第二 ISA總線(xiàn)操作周期的ISA總線(xiàn)時(shí)鐘下降沿輸出到ISA總線(xiàn)讀寫(xiě)命令端(isa_1w、isa_memw、isa_1r、isa_memr)，ISA總線(xiàn)讀寫(xiě)命令保持到第六ISA總線(xiàn)操作周期的ISA總線(xiàn)時(shí)鐘上升沿結(jié)束。
[0071]結(jié)合附圖9、附圖10，說(shuō)明數(shù)據(jù)寫(xiě)轉(zhuǎn)換電路、數(shù)據(jù)讀轉(zhuǎn)換電路的組成和工作原理。
[0072]所述數(shù)據(jù)寫(xiě)轉(zhuǎn)換電路包括第十多路復(fù)用器[M10]、第十一多路復(fù)用器[M11]、第十二多路復(fù)用器[M12]、第十三多路復(fù)用器[M13]、第九D觸發(fā)器[D09]、第十D觸發(fā)器[D10]、第二鎖存器[L02]、第一三態(tài)門(mén)[T01];第十多路復(fù)用器[M10]、第十一多路復(fù)用器[Mil]、第十二多路復(fù)用器[M12]、第十三多路復(fù)用器[M13]均為二選一復(fù)用器；第十多路復(fù)用器[M10]、第十一多路復(fù)用器[Mil]、第十二多路復(fù)用器[M12]、第九D觸發(fā)器[D09]的數(shù)據(jù)端均為I位寬度，第十三多路復(fù)用器[M13]、第十D觸發(fā)器[D10]、第二鎖存器[L02]、第一三態(tài)門(mén)[T01]的數(shù)據(jù)端對(duì)應(yīng)數(shù)據(jù)總線(xiàn)，數(shù)據(jù)寬度為8位或16位，可以根據(jù)實(shí)際應(yīng)用調(diào)整；
[0073]第十多路復(fù)用器[M10]的DO輸入端與第十二多路復(fù)用器[M12]的DO輸入端、第九D觸發(fā)器[D09]的Q輸出端、第一三態(tài)門(mén)[T01]的ENB使能端相連，第十多路復(fù)用器[M10]的Dl輸入端連接到高電平，第十多路復(fù)用器[M10]的S選擇端連接到M總線(xiàn)寫(xiě)m_wt，第十多路復(fù)用器[M10]的Q輸出端連接到第十一多路復(fù)用器[Mil]的DO輸入端，第十一多路復(fù)用器[Mil]的Dl輸入端連接到低電平，第十一多路復(fù)用器[Mil]的S選擇端連接到M總線(xiàn)am_rd，第十一多路復(fù)用器[Mil]的Q輸出端連接到第十二多路復(fù)用器[M12]的Dl輸入端，第十二多路復(fù)用器[M12]的S選擇端連接到ISA總線(xiàn)時(shí)鐘下降沿isa_bClk_nedge，第十二多路復(fù)用器[M12]的Q輸出端連接到第九D觸發(fā)器[D09]的D輸入端，第九D觸發(fā)器[D09]的時(shí)鐘端連接到系統(tǒng)時(shí)鐘sys_clk，第九D觸發(fā)器[D09]的EN使能端連接到狀態(tài)信號(hào)BALE，第九D觸發(fā)器[D09]的CLR復(fù)位端連接到總復(fù)位rst，第十三多路復(fù)用器[M13]的DO輸入端與第十D觸發(fā)器[D10]的Q輸出端、第二鎖存器[L02]的D輸入端相連，第十三多路復(fù)用器[M13]的Dl輸入端連接到M總線(xiàn)數(shù)據(jù)m_dat，第十三多路復(fù)用器[M13]的S選擇端連接到M總線(xiàn)寫(xiě)m_wt，第十三多路復(fù)用器[M13]的Q輸出端連接到第十D觸發(fā)器[D10]的D輸入端，第十D觸發(fā)器[D10]的時(shí)鐘端連接到系統(tǒng)時(shí)鐘sys_clk，第十D觸發(fā)器[D10]的EN使能端連接到狀態(tài)信號(hào)IDLE，第十D觸發(fā)器[D10]的CLR復(fù)位端連接到總復(fù)位rst，第二鎖存器[L02]的EN使能端連接到ISA總線(xiàn)鎖存isa_bale，第二鎖存器[L02]的CLR復(fù)位端連接到總復(fù)位rst，第二鎖存器[L02]的Q輸出端連接到第一三態(tài)門(mén)[T01]的輸入端，第一三態(tài)門(mén)[T01]的輸出端連接到ISA總線(xiàn)數(shù)據(jù)isa_dat。
[0074]所述數(shù)據(jù)讀轉(zhuǎn)換電路包括第十四多路復(fù)用器[M14]、第十五多路復(fù)用器[M15]、第十六多路復(fù)用器[M16]、第十七多路復(fù)用器[M17]、第十八多路復(fù)用器[M18]、第十九多路復(fù)用器[M19]、第五或門(mén)[0R05]、第二選擇器[S02]、第十一 D觸發(fā)器[D11]、第十二 D觸發(fā)器[D12]、第二三態(tài)門(mén)[T02];第十四多路復(fù)用器[M14]、第十五多路復(fù)用器[M15]、第十六多路復(fù)用器[M16]、第十七多路復(fù)用器[M17]、第十八多路復(fù)用器[M18]、第十九多路復(fù)用器[M19]均為二選一復(fù)用器，第二選擇器[S02]為三路選擇器；第十四多路復(fù)用器[M14]、第十五多路復(fù)用器[M15]、第十六多路復(fù)用器[M16]、第十七多路復(fù)用器[M17]、第五或門(mén)[0R05]、第二選擇器[S02]、第十一 D觸發(fā)器[D11]的數(shù)據(jù)端均為I位寬度，第十八多路復(fù)用器[M18]、第十九多路復(fù)用器[M19]、第十二 D觸發(fā)器[D12]、第二三態(tài)門(mén)[T02]的數(shù)據(jù)端對(duì)應(yīng)數(shù)據(jù)總線(xiàn)，數(shù)據(jù)寬度為8位或16位，可以根據(jù)實(shí)際應(yīng)用調(diào)整；
[0075]第十四多路復(fù)用器[M14]的DO輸入端與第十五多路復(fù)用器[M15]的DO輸入端、第十七多路復(fù)用器[M17]的DO輸入端、第二選擇器[S02]的D2輸入端、第十一 D觸發(fā)器[D11]的Q輸出端、第二三態(tài)門(mén)[T02]的ENB使能端相連，第十四多路復(fù)用器[M14]的Dl輸入端連接到低電平，第十四多路復(fù)用器[M14]的S選擇端連接到M總線(xiàn)讀寫(xiě)無(wú)效m_rd_wt_end，第十四多路復(fù)用器[M14]的Q輸出端連接到第二選擇器[S02]的DO輸入端，第十五多路復(fù)用器[M15]的Dl輸入端連接到低電平，第十五多路復(fù)用器[M15]的S選擇端連接到M總線(xiàn)寫(xiě)m_wt，第十五多路復(fù)用器[M15]的Q輸出端連接到第十六多路復(fù)用器[M16]的DO輸入端，第十六多路復(fù)用器[M16]的Dl輸入端連接到高電平，第十六多路復(fù)用器[M16]的S選擇端連接到M總線(xiàn)讀m_rd，第十六多路復(fù)用器[M16]的Q輸出端連接到第十七多路復(fù)用器[M17]的Dl輸入端，第十七多路復(fù)用器[M17]的S選擇端連接到ISA總線(xiàn)時(shí)鐘下降沿isa_bclk_nedge，第十七多路復(fù)用器[M17]的Q輸出端連接到第二選擇器[S02]的Dl輸入端，第二選擇器[S02]的SO選擇端連接到狀態(tài)信號(hào)BT_END，第二選擇器[S02]的SI選擇端連接到狀態(tài)信號(hào)BALE，第五或門(mén)[0R05]的輸入端I連接到狀態(tài)信號(hào)IDLE，第五或門(mén)[0R05]的輸入端2連接到狀態(tài)信號(hào)RD_WT，第五或門(mén)[0R05]的輸入端3連接到狀態(tài)信號(hào)CHRDY，第五或門(mén)[0R05]的輸入端4連接到狀態(tài)信號(hào)DATA，第五或門(mén)[0R05]的輸入端5連接到狀態(tài)信號(hào)XACK，第五或門(mén)[0R05]的輸出端連接到第二選擇器[S02]的S2選擇端，第二選擇器
[S02]的OUT輸出端連接到第^^一 D觸發(fā)器[Dl I]的D輸入端，第^^一 D觸發(fā)器[Dl I