擇電壓，且第二組讀取條件可以包括應用于選擇線的第二選擇電壓，第二選擇電壓不同于第一選擇電壓。第一組讀取條件可以包括應用于未選擇的串組的選擇線的第一未選擇電壓，且第二組讀取條件可以包括應用于未選擇的串組的選擇線的第二未選擇電壓，第二未選擇電壓不同于第一未選擇電壓。第一組讀取條件可以包括應用于偽字線的第一讀取-通過電壓，且第二組讀取條件可以包括應用于偽字線的第二讀取-通過電壓。第一組讀取條件可以包括被提供給與該塊共享塊選擇電路的未選擇塊的主機數(shù)據(jù)字線、偽字線和/或選擇線的第一電壓，且第二組讀取條件可以包括被提供給未選擇塊的主機數(shù)據(jù)字線、偽字線和/或選擇線的第二電壓，第二電壓不同于第一電壓。第一和第二電壓可以提供給未選擇塊的字線，且第二電壓可以高于第一電壓。如果多于閾值數(shù)目的修改的讀取條件被應用于該塊的第一部分而沒有找到提供可由ECC校正的第二數(shù)據(jù)的第二組讀取條件，則可以從在其他塊中存儲的冗余數(shù)據(jù)恢復該塊的第一部分的數(shù)據(jù)。
[0016]一種三維非易失性NAND存儲器系統(tǒng)的例子包括:多個單獨可擦除的塊，一個塊包括連接到該塊的每個位線的多個串，沿著位線的每個串是可由不同選擇線選擇的，以使得單獨的選擇線選擇不同位線的一個串組；誤差校正碼(ECC)電路，解碼從所選的塊的所選的串組的一部分讀取的數(shù)據(jù)；確定電路，響應于確定當使用第一組讀取條件讀取時該數(shù)據(jù)部分不可由ECC校正，另外確定存儲的數(shù)據(jù)是否是遍及所選的串組不可校正的；適應性讀取電路，應用修改的讀取條件以找到提供可由ECC校正的數(shù)據(jù)的第二組讀取條件；和記錄電路，記錄第二組讀取條件以用于所選的串組中的數(shù)據(jù)的后續(xù)讀取。
[0017]多個單獨可擦除的塊可以位于存儲器裸芯上，且記錄電路可以位于分開的存儲器控制部裸芯上。確定電路可以通過嘗試使用第一組讀取條件讀取所選的串組內的一個或多個部分來另外確定存儲的數(shù)據(jù)是否是遍及所選的串組而不可由ECC校正的。確定電路可以另外確定包含所選的串組的塊中的存儲的數(shù)據(jù)是否是當使用第一組讀取條件讀取時遍及該塊不可由ECC校正的。如果存儲的數(shù)據(jù)是遍及所選的串組而不可由ECC校正的，且不是當使用第一組讀取條件時遍及該塊不可由ECC校正的，則可以由記錄電路記錄第二組讀取條件，以用于第一個串組中數(shù)據(jù)的后續(xù)讀取，同時保留第一組讀取條件以用于該塊中的其它串組的后續(xù)讀取。
[0018]一種三維非易失性NAND存儲器系統(tǒng)的例子包括:多個單獨可擦除的塊，以共享塊選擇電路的兩個或更多塊的可選擇單元來配置；誤差校正碼(ECC)電路，解碼從可選擇單元中的所選的塊的一部分讀取的數(shù)據(jù)；確定電路，響應于確定該數(shù)據(jù)的該部分當使用第一組讀取條件讀取時不可由ECC校正，另外確定存儲的數(shù)據(jù)是否是遍及包含所選的塊的可選擇單元不可校正的；適應性讀取電路，應用修改的讀取條件以找到提供可由ECC校正的數(shù)據(jù)的第二組讀取條件；和記錄電路，記錄第二組讀取條件以用于包含所選的塊的可選擇單元中的數(shù)據(jù)的后續(xù)讀取。
[0019]多個單獨可擦除的塊可以位于存儲器裸芯上，且記錄電路可以位于分開的存儲器控制部裸芯上。第一組讀取條件可以包括被提供給可選擇單元的未選擇塊的主機數(shù)據(jù)字線、偽字線和/或選擇線的第一電壓，且第二組讀取條件可以包括被提供給未選擇塊的主機數(shù)據(jù)字線、偽字線和/或選擇線的第二電壓，第二電壓不同于第一電壓。第一電壓和第二電壓可以提供給未選擇塊的字線，且第二電壓可以高于第一電壓。第一電壓和第二電壓可以提供給未選擇塊的選擇線，且第二電壓可以高于第一電壓。
[0020]本發(fā)明的各種方面、優(yōu)點、特征和實施例包括在以下其示例性例子的描述中，應該結合附圖進行描述。在這里參考的所有專利、專利申請、文章、其他出版物、文檔等等據(jù)此以它們的整體通過該參考在這里并入以用于所有目的。在任何并入的出版物、文檔等和本申請之間術語的定義或者使用的任何不一致或者沖突的程度下，應用采用本申請的。
【附圖說明】
[0021]圖1示意性地圖示適于實現(xiàn)本發(fā)明的存儲器系統(tǒng)的主要硬件部件。
[0022]圖2示意性地圖示非易失性存儲器單元。
[0023]圖3圖示對于浮置柵極可以在固定的漏極電壓處在任一時刻選擇性地存儲的四個不同電荷Q1-Q4的源極-漏極電流Id和控制柵極電壓V α之間的關系。
[0024]圖4Α示意性地圖示組織成NAND串的一串存儲器單元。
[0025]圖4Β圖示由諸如圖4Α中示出的NAND串50構成的存儲器單元的NAND陣列210的例子。
[0026]圖5圖示并行感測或者編程的以NAND配置組織的存儲器單元的頁。
[0027]圖6Α-圖6C圖示編程總共4狀態(tài)存儲器單元的例子。
[0028]圖7圖示在ζ方向從襯底垂直地延伸的NAND串的例子。
[0029]圖8圖示在ζ方向從襯底垂直地延伸的NAND串的另一例子。
[0030]圖9Α示出了三維NAND存儲器陣列沿著y_z平面的截面的例子。
[0031]圖9B示出了圖9A的三維NAND存儲器陣列沿著χ-y平面的截面。
[0032]圖10示出了被確定為包含遍及串組的UECC數(shù)據(jù)的單獨的串組“串X”。
[0033]圖11圖示處理三維存儲器的塊中的一個串組的UECC數(shù)據(jù)的方法。
[0034]圖12圖示處理三維存儲器陣列中的UECC數(shù)據(jù)的方法。
[0035]圖13圖示確定為包含遍及塊的UECC數(shù)據(jù)的塊，即塊X的例子。
[0036]圖14圖示多個塊可以如何共享塊選擇電路。
[0037]圖15圖示處理遍及共享塊選擇電路的一組塊的UECC數(shù)據(jù)的方法。
[0038]圖16示出了可以用于實現(xiàn)處理UECC數(shù)據(jù)的各種方法的硬件部件的例子。
【具體實施方式】
[0039]存儲器系統(tǒng)
[0040]圖1示意性地圖示適于實現(xiàn)本發(fā)明的存儲器系統(tǒng)的主要硬件部件。該存儲器系統(tǒng)90典型地通過主機接口與主機80操作。該存儲器系統(tǒng)典型地以存儲卡或者嵌入存儲器系統(tǒng)的形式。存儲器系統(tǒng)90包括其操作由控制器100控制的存儲器102。存儲器102包括在一個或多個集成電路芯片之上分布的非易失性存儲器單元的一個或多個陣列?？刂破?00可以包括接口電路110、處理器120、ROM (只讀存儲器)122、RAM (隨機存取存儲器)130、可編程非易失性存儲器124和另外的部件?？刂破鞯湫偷乇恍纬蔀锳SIC(專用集成電路)，且這種ASIC中包括的部件通常取決于特定的應用。
[0041]物理存儲器結構
[0042]圖2示意性地圖示非易失性存儲器單元。存儲器單元10可以由具有諸如浮置柵極或者介電層之類的電荷存儲單元20的場效應晶體管實現(xiàn)。存儲器單元10也包括源極14、漏極16和控制柵極30。
[0043]存在今天正在使用的許多商業(yè)上成功的非易失性固態(tài)存儲器裝置。這些存儲器裝置可以采用不同類型的存儲器單元，每個類型具有一個或多個電荷存儲元件。
[0044]典型的非易失性存儲器單元包括EEPROM和閃存EEPROM。EEPROM單元及其制造方法的例子在美國專利No 5，595，924中給出。閃存EEPROM單元、它們在存儲器系統(tǒng)中的使用及其制造方法的例子在美國專利No 5，070，032、5，095，344、5，315，541、5，343，063、5,661, 053、5，313，421和6，222，762中給出。具體來說，具有NAND單元結構的存儲器裝置的例子在美國專利 No5, 570，315、5，903，495、6，046，935 中描述。此外，由 Eitan 等，在“NROM: ANovel Localized Trapping, 2-Bit Nonvolatile Memory Cell，，，IEEE Electron DeviceLetters, vol.21，N0.11，2000 年 11 月，pp.543-545 中，而且在美國專利 No 5，768，192 和6，011，725中已經描述了利用介電存儲元件的存儲器裝置的例子。
[0045]實際上，通常通過當參考電壓施加到控制柵極時感測單元的源極和漏極電極兩端的導電電流來讀取單元的存儲器狀態(tài)。因此，對于單元的浮置柵極上的每個給定電荷，可以檢測到相對于固定的參考控制柵極電壓的相應的導電電流。類似地，可編程到浮置柵極上的電荷的范圍限定了相應的閾值電壓窗口或者相應的導電電流窗口。
[0046]替代地，代替檢測分區(qū)的電流窗口當中的導電電流，可以設置在控制柵極處的測試中的用于給定存儲器狀態(tài)的閾值電壓并檢測導電電流低于或者高于閾值電流(單元-讀取參考電流)ο在一個實施方式中，通過檢查通過位線的電容而放電導電電流的速率來實現(xiàn)關于閾值電流的導電電流的檢測。
[0047]圖3圖示對于浮置柵極可以在任一時刻選擇性地存儲的四個不同電荷Q1-Q4的源極-漏極電流Id和控制柵極電壓V 之間的關系。通過固定的漏極偏壓，可以在存儲器單元的浮置柵極上編程表示四個電荷電平的四個實線Id對Veti曲線，其分別對應于八個可能的存儲器狀態(tài)中的四個。作為示例，單元全體的閾值電壓窗口的范圍可以從0.5V到3.5V?？梢酝ㄟ^將閾值窗口分區(qū)為以每個0.5V的間隔的區(qū)域來分別劃界七個編程的存儲器狀態(tài)“0”、“1”、“2”、“3”、“4”、“5”、“6”和一個擦除狀態(tài)(未示出)。例如，如果如圖所示使用2 μΑ的參考電流IREFJJjWQl編程的單元可以被考慮為處于存儲器狀態(tài)“ 1”，因為其曲線與Iref在由VCG = 0.5V和1.0V劃界的閾值窗口的區(qū)域中相交。類似地，Q4處于存儲器狀態(tài) “5”。
[0048]如可以從以上描述看到的，使得存儲器單元存儲更多的狀態(tài)，則其閾值窗口劃分得越精細。例如，存儲器裝置可以具有擁有范圍從-1.5V到5V的閾值窗口的存儲器單元。這提供6.5V的最大寬度。如果存儲器單元要存儲16個狀態(tài)，則每個狀態(tài)可以在閾值窗口中占據(jù)從200mV到300mV。這將需要編程和讀取操作的高精