度以能夠?qū)崿F(xiàn)所需的分辨率。
[0049]NAND 結(jié)構(gòu)
[0050]圖4A示意性地圖示組織成NAND串的一串存儲器單元。NAND串50包括由它們的源極和漏極鏈式(daisy-chained)連接的一系列存儲器晶體管Ml、M2、...、Mn (例如，η =4、8、16或更高)。一對選擇晶體管S1、S2分別經(jīng)由NAND串的源極終端54和漏極端子56控制存儲器晶體管鏈到外部世界的連接。在存儲器陣列中，當源極選擇晶體管SI導通時，源極端子耦合到源極線(參見圖4Β)。類似地，當漏極選擇晶體管S2導通時，NAND串的漏極端子耦合到存儲器陣列的位線。處于鏈中的每個存儲器晶體管10用作存儲器單元。其具有電荷存儲兀件20以存儲給定量的電荷從而表不想要的存儲器狀態(tài)。每個存儲器晶體管的控制柵極30允許讀和寫操作的控制。如將在圖4B中看到的，一行NAND串的相應的存儲器晶體管的控制柵極30全部連接到同一字線。類似地，選擇晶體管S1、S2中的每一個的控制柵極32分別經(jīng)由其源極端子54和漏極端子56提供對NAND串的控制存取。同樣地，一行NAND串的相應的選擇晶體管的控制柵極32全部被連接到同一選擇線。
[0051]當在編程期間讀取或者驗證NAND串內(nèi)的被尋址的存儲器晶體管10時，向其控制柵極30提供適當?shù)碾妷?。同時，通過在NAND串50中的剩余未被尋址的存儲器晶體管的控制柵極上施加足夠的電壓，將它們完全地導通。以該方式，從單獨的存儲器晶體管的源極到NAND串的源極端子54有效地創(chuàng)建導電路徑，且同樣地對于單獨的存儲器晶體管的漏極到單元的漏極端子56有效地創(chuàng)建導電路徑。在美國專利N0.5，570, 315,5, 903, 495、6，046，935中描述了具有這種NAND串結(jié)構(gòu)的存儲器裝置。
[0052]圖4B圖示由諸如圖4A中示出的NAND串50構(gòu)成的存儲器單元的NAND陣列210的例子。沿著NAND串的每個列，諸如位線36的位線耦合到每個NAND串的漏極端子56。沿著NAND串的每個行，諸如源極線34之類的源極線耦合到每個NAND串的源極端子54。此外，沿著NAND串的條(bank)中存儲器單元的行的控制柵極連接到諸如字線42之類的字線。沿著NAND串的條中選擇晶體管的行的控制柵極連接到諸如選擇線44之類的選擇線。NAND串的條中存儲器單元的整個行可以由NAND串的條的字線和選擇線上的適當?shù)碾妷簩ぶ贰?br>[0053]圖5圖示并行感測或者編程的以NAND配置組織的存儲器單元的頁。圖5基本上示出了圖4B的存儲器陣列210中NAND串50的條，其中在圖4A中明確地示出了每個NAND串的細節(jié)。諸如頁60的物理頁是使得能夠被并行感測或者編程的一組存儲器單元。這通過感測放大器212的相應的頁來實現(xiàn)。該感測的結(jié)果被鎖存在相應的鎖存器214組中。每個感測放大器可以經(jīng)由位線耦合到NAND串。由共同連接到字線42的頁的單元和可由可經(jīng)由位線36訪問的感測放大器訪問的每個蜂窩的控制柵極來使能該頁。作為示例，當分別感測或者編程單元60的頁時，感測電壓或者編程電壓分別與位線上的適當?shù)碾妷阂黄鹗┘拥焦沧志€WL3。
[0054]存儲器的物理組織
[0055]閃存存儲器和其它類型的存儲器之間的一個重要差別在于必須從擦除狀態(tài)編程單元。也就是浮置柵極必須首先清空電荷。然后，編程添加要求量的電荷回到浮置柵極。其不支持從浮置柵極除去一部分電荷以從更多編程的狀態(tài)到更少編程的狀態(tài)。這意味著更新數(shù)據(jù)不能重寫現(xiàn)有的數(shù)據(jù)，且必須被寫入到先前未寫入的位置。
[0056]擦除是從浮置柵極清空全部電荷且通常占用可觀的時間。為此原因，逐單元或者甚至逐頁地擦除將是麻煩的和非常慢的。實際上，存儲器單元的陣列被分為大量存儲器單元的塊。如對于閃存EEPROM系統(tǒng)普通的，塊是擦除的單元。也就是，每個塊包含一起擦除的最小數(shù)目的存儲器單元。在要并行擦除的塊中集合大量單元將改進擦除性能，較大尺寸的塊也必然需要處理大量更新和陳舊的數(shù)據(jù)。
[0057]每個塊典型地劃分為多個物理頁。邏輯頁是包含等于物理頁中單元的數(shù)目的多個位的編程或者讀取的單元。在每個單元存儲一位的存儲器中，一個物理頁存儲數(shù)據(jù)的一個邏輯頁。在每個單元存儲兩位的存儲器中，物理頁存儲兩個邏輯頁。物理頁中存儲的邏輯頁的數(shù)目由此反映每個單元存儲的位的數(shù)目。在一個實施例中，單獨的頁可以劃分為分段(segment)，且分段可以包含作為基本編程操作而一次性地寫入的最小數(shù)目的單元。數(shù)據(jù)的一個或多個邏輯頁典型地被存儲在存儲器單元的一行中。一頁可以存儲一個或多個扇區(qū)。扇區(qū)包括用戶數(shù)據(jù)和開銷數(shù)據(jù)。
[0058]全部位、完全序列(All-bit,Ful 1-Seauence)MLC 編稈
[0059]圖6A-圖6C圖示編程總體4狀態(tài)存儲器單元的例子。圖6A圖示可編程為分別表示存儲器狀態(tài)“O ”、“ I ”、“ 2 ”和“ 3 ”的四個不同的閾值電壓分布的總體存儲器單元。圖6B圖示用于擦除的存儲器的“擦除”閾值電壓的初始分布。圖6C圖示在已經(jīng)編程許多存儲器單元之后的存儲器的例子?；旧?，單元最初具有“擦除”閾值電壓，且編程將該電壓移動到較高值，到由驗證電平vVp vVjP vV3劃界的三個區(qū)之一。以這種方式，每個存儲器單元可以被編程到三個編程的狀態(tài)“ I ”、“2”和“3”之一，或者保持未編程于“擦除”狀態(tài)。隨著存儲器被更多地編程，如圖6B所示的“擦除”狀態(tài)的初始分布將變得更窄，且擦除狀態(tài)由“O”狀態(tài)表示。
[0060]具有較低位和較高位的2位碼可用于表示四個存儲器狀態(tài)中的每一個。例如，“ O ”、“ I ”、“ 2 ”和“ 3 ”狀態(tài)分別由“ 11”、“ OI ”、“ 00 ”和“ 10 ”表示?？梢酝ㄟ^以“完全序列，，模式感測來從存儲器讀取2位數(shù)據(jù)，在〃完全序列〃模式中，通過分別關(guān)于三個子通過(pass)中的讀取劃界閾值!％、rVjP rV 3而感測來一起感測兩個位。
[0061]三維NAND結(jié)構(gòu)
[0062]現(xiàn)有的二維(2_D)NAND陣列的交替布置是三維(3_D)陣列。與沿著半導體晶片的平面表面形成的二維NAND陣列相比，三維陣列從晶片表面向上延伸，且通常包括向上延伸的存儲器單元的堆或者列。各種三維布置是可能的。在一個布置中，垂直地形成NAND串，其一端(例如，源極)在晶片(wafer)表面且另一端(例如，漏極)在上面。在另一布置中，以U形形成NAND串，以使得NAND串的兩端在頂上可訪問，由此促進這種串之間的連接。這種NAND串和它們的形成的例子在美國專利公開No 2012/0220088和美國專利公開N0.2013/0107628中描述，將它們的整體通過參考并入于此。
[0063]圖7示出了在垂直方向上延伸、即在垂直于襯底的χ-y平面的z方向上延伸的NAND串701的第一例子。形成存儲器單元，其中垂直位線(局部位線(local bit line) )703通過字線(例如，WL0、WL1等)。在局部位線和字線之間的電荷俘獲層存儲如下電荷，該電荷影響由耦合到字線環(huán)繞的垂直位線(通道)的字線(柵極)形成的晶體管的閾值電壓。可以通過形成字線的堆疊且然后蝕刻其中要形成存儲器單元的存儲器孔來形成這種存儲器單元。然后將存儲器孔與電荷俘獲層連線，且填充適當?shù)木植课痪€/通道材料(具有用于隔離的適當?shù)慕殡妼?。
[0064]如同平面NAND串一樣，選擇柵極705、707位于串的任一端以允許NAND串選擇性地連接到外部元件709、711或者與外部元件709、711隔離。這種外部元件通常是導電線路，諸如服務大量NAND串的公共源極線或者位線。垂直NAND串可以以與平面NAND串類似的方式操作，且SLC和MLC操作兩者都是可能的。雖然圖7示出了具有串聯(lián)連接的32(0-31)個單元的NAND串的例子，但是NAND串中單元的數(shù)目可以是任何適當?shù)臄?shù)目。為了清楚沒有示出全部單元。將理解形成另外的單元，其中字線3-29(未示出)與局部垂直位線相交。
[0065]圖8示出了在垂直方向(z方向)上延伸的NAND串815的第二例子。在該情況下，NAND串815形成與位于該結(jié)構(gòu)的頂部上的外部元件(源極線“SL”和位線“BL”)連接的U形。在NAND串815的底部處的是連接NAND串815的兩側(cè)的可控制柵極(背柵極“BG”)。形成總共64個單元，其中字線WL0-WL63與垂直局部位線817相交(雖然在其他例子中可以提供其他數(shù)目的單元)。選擇柵極SGS、S⑶位于NAND串815的任一端以控制NAND串815的連接/隔離。
[0066]垂直NAND串可以布置為以各種方式形成3_D NAND陣列。圖9A示出了其中塊中的多個U形NAND串連接到位線的例子。在該情況下，存在連接到位線(“BL”)的塊中的η個串(串1-串η)?！唉恰钡闹悼梢允侨魏芜m當?shù)臄?shù)目，例如，8、12、16、32或更多。串在如下朝向中交替，該朝向具有其源極連接在左邊的奇數(shù)編號的串、和其源極在右邊的偶數(shù)編號的串。該布置是方便的但是不是基本的，且其它圖案也是可能的。
[0067]圖9Α示出了兩個塊相遇(meet)之處。塊A包含連接到位線BL的η個串。雖然僅示出了塊A的串η和η-1，將理解，重復結(jié)構(gòu)繼續(xù)到串I到η_2位于的左邊。塊B包含連接到位線BL的η個串。雖然僅示出了塊B的串1-3，將理解重復結(jié)構(gòu)繼續(xù)到串4到η位于的右邊。也將理解示出的截面是沿著服務塊的許多位線之一，且存在沿著y方向延伸、且沿著X方向彼此分開(例如，在圖9A所示的位線之后)的許多類似的位線。字線垂直于圖9A的平面沿著X方向延伸，以連接不同位線的串組。類似地，選擇線在X方向上延伸以使得一個串組可以作為單元而選擇性地被連接，或者被隔離。在示出的例子中，形成字線以使得單個導電條形成兩個相鄰串的字線。由此，例如，在塊B中，串I和串2具有由普通(common)導電帶形成的字線WL32-WL63。相反地，選擇線不在相鄰的串之間共享。這允許分開選擇塊內(nèi)的單獨的串組，即使所選的串組可能包括不與未選擇的串的字線分開地可控