線的串組，所述方法包括: 將第一組讀取條件應(yīng)用于所選的串組的所選的字線以獲得第一數(shù)據(jù)； 執(zhí)行第一數(shù)據(jù)的誤差校正碼(ECC)解碼； 確定第一數(shù)據(jù)是不可由ECC校正的； 響應(yīng)于確定第一數(shù)據(jù)是不可由ECC校正的，確定存儲的數(shù)據(jù)是否是遍及所選的串組而不可校正的； 如果存儲的數(shù)據(jù)是遍及所選的串組而不可校正的，則將修改的讀取條件應(yīng)用于所述塊的第一部分以找到提供可由ECC校正的第二數(shù)據(jù)的第二組讀取條件；和 返回校正的第二數(shù)據(jù)并記錄所述第二組讀取條件以用于所述第一個串組中的數(shù)據(jù)的后續(xù)讀取。11.如權(quán)利要求10所述的方法，其中，確定存儲的數(shù)據(jù)是否是遍及所選的串組而不可校正的包括嘗試使用第一組讀取條件讀取所選的串組內(nèi)的一個或多個另外的字線。12.如權(quán)利要求10所述的方法，進(jìn)一步包括:確定當(dāng)使用第一組讀取條件讀取時包含所選的串組的塊中的存儲的數(shù)據(jù)是否是遍及所述塊而不可由ECC校正的。13.如權(quán)利要求12所述的方法，其中，如果當(dāng)使用第一組讀取條件讀取時存儲的數(shù)據(jù)是遍及所選的串組而不可由ECC校正的且不是遍及所述塊而不可由ECC校正的，則記錄所述第二組讀取條件以用于所述第一個串組中的數(shù)據(jù)的后續(xù)讀取，同時保留所述第一組讀取條件以用于所述塊中的其它串組的后續(xù)讀取。14.一種操作三維非易失性NAND存儲器的方法，包括: 應(yīng)用第一組讀取條件到塊的第一部分以獲得第一數(shù)據(jù)； 執(zhí)行第一數(shù)據(jù)的誤差校正碼(ECC)解碼； 確定第一數(shù)據(jù)是不可由ECC校正的； 響應(yīng)于確定所述第一數(shù)據(jù)是不可由ECC校正的，確定存儲的數(shù)據(jù)是否是遍及共享塊選擇電路的包括所述塊的多個塊而不可由ECC校正的； 如果存儲的數(shù)據(jù)是遍及所述多個塊而不可由ECC校正的，則將修改的讀取條件應(yīng)用于所述塊的第一部分以找到提供可由ECC校正的第二數(shù)據(jù)的第二組讀取條件；和 返回校正的第二數(shù)據(jù)并記錄所述第二組讀取條件以用于遍及共享塊選擇電路的所述多個塊的數(shù)據(jù)的后續(xù)讀取。15.如權(quán)利要求14所述的方法，其中，所述第一組讀取條件包括被提供給所述多個塊中的未選擇塊的主機(jī)數(shù)據(jù)字線、偽字線和/或選擇線的第一電壓，且所述第二組讀取條件包括被提供給所述未選擇塊的主機(jī)數(shù)據(jù)字線、偽字線和/或選擇線的第二電壓，所述第二電壓不同于所述第一電壓。16.如權(quán)利要求15所述的方法，其中，所述第一電壓和第二電壓被提供給所述未選擇塊的字線，且所述第二電壓高于所述第一電壓。17.如權(quán)利要求15所述的方法，其中，所述第一電壓和第二電壓被提供給所述未選擇塊的選擇線，且所述第二電壓高于所述第一電壓。18.—種三維非易失性NAND存儲器系統(tǒng)，包括: 三維非易失性NAND存儲器陣列； 誤差校正碼(ECC)電路，解碼從所述非易失性NAND存儲器陣列的塊的一部分讀取的數(shù)據(jù)； 確定電路，響應(yīng)于確定當(dāng)使用第一組讀取條件讀取時從所述塊的所述部分讀取的數(shù)據(jù)是不可由ECC校正的，確定當(dāng)使用第一組讀取條件讀取時遍及大于所述塊的所述部分的所述三維非易失性NAND存儲器陣列內(nèi)的較大單元的數(shù)據(jù)是否是不可由ECC校正的，所述較大單元包括:(i)共享塊選擇電路的包括所述塊的多個塊、(?)所述塊、或者(iii)所述塊內(nèi)的由公共選擇線一起選擇的串組； 適應(yīng)性讀取電路，配置為如果當(dāng)使用第一組讀取條件讀取時數(shù)據(jù)是遍及所述較大單元而不可由ECC校正的，則應(yīng)用修改的讀取條件以找到提供可由ECC校正的數(shù)據(jù)的第二組讀取條件；和 記錄電路，記錄所述第二組讀取條件以用于所述較大單元的數(shù)據(jù)的后續(xù)讀取。19.如權(quán)利要求18所述的三維非易失性NAND存儲器系統(tǒng)，其中，所述三維非易失性NAND存儲器陣列位于存儲器裸芯上，且所述記錄電路位于分開的存儲器控制器裸芯上。20.如權(quán)利要求19所述的三維非易失性NAND存儲器系統(tǒng)，其中，使用固件在所述存儲器控制器裸芯上實(shí)現(xiàn)所述記錄電路。21.如權(quán)利要求18所述的三維非易失性NAND存儲器系統(tǒng)，其中，所述第一組讀取條件包括應(yīng)用于所選的字線的第一讀取電壓，且所述第二組讀取條件包括應(yīng)用于所選的字線的第二讀取電壓，所述第二讀取電壓不同于所述第一讀取電壓。22.如權(quán)利要求18所述的三維非易失性NAND存儲器系統(tǒng)，其中，所述第一組讀取條件包括應(yīng)用于未選擇的字線的第一讀取-通過電壓，且所述第二組讀取條件包括應(yīng)用于所述未選擇的字線的第二讀取-通過電壓，所述第二讀取-通過電壓不同于所述第一讀取-通過電壓。23.如權(quán)利要求18所述的三維非易失性NAND存儲器系統(tǒng)，其中，所述第一組讀取條件包括應(yīng)用于選擇線的第一選擇電壓，且所述第二組讀取條件包括應(yīng)用于所述選擇線的第二選擇電壓，所述第二選擇電壓不同于所述第一選擇電壓。24.如權(quán)利要求18所述的三維非易失性NAND存儲器系統(tǒng)，其中，所述第一組讀取條件包括應(yīng)用于未選擇的串組的選擇線的第一未選擇電壓，且所述第二組讀取條件包括應(yīng)用于所述未選擇的串組的選擇線的第二未選擇電壓，所述第二未選擇電壓不同于所述第一未選擇電壓。25.如權(quán)利要求18所述的三維非易失性NAND存儲器系統(tǒng)，其中，所述第一組讀取條件包括應(yīng)用于偽字線的第一讀取-通過電壓，且所述第二組讀取條件包括應(yīng)用于偽字線的第二讀取-通過電壓。26.如權(quán)利要求18所述的三維非易失性NAND存儲器系統(tǒng)，其中，所述第一組讀取條件包括被提供給與所述塊共享塊選擇電路的未選擇塊的主機(jī)數(shù)據(jù)字線、偽字線和/或選擇線的第一電壓，且所述第二組讀取條件包括被提供給所述未選擇塊的主機(jī)數(shù)據(jù)字線、偽字線和/或選擇線的第二電壓，所述第二電壓不同于所述第一電壓。27.如權(quán)利要求26所述的三維非易失性NAND存儲器系統(tǒng)，其中，所述第一電壓和第二電壓被提供給所述未選擇塊的字線，且所述第二電壓高于所述第一電壓。28.如權(quán)利要求18所述的三維非易失性NAND存儲器系統(tǒng)，其中，如果多于閾值數(shù)目的修改的讀取條件被應(yīng)用于所述塊的第一部分而沒有找到提供可由ECC校正的第二數(shù)據(jù)的第二組讀取條件，則從在其他塊中存儲的冗余數(shù)據(jù)恢復(fù)所述塊的第一部分的數(shù)據(jù)。29.一種三維非易失性NAND存儲器系統(tǒng)，包括: 多個單獨(dú)可擦除的塊，塊包括連接到所述塊的每個位線的多個串，沿著位線的每個串可由不同選擇線選擇以使得單獨(dú)的選擇線選擇不同位線的串組； 誤差校正碼(ECC)電路，解碼從所選的塊的所選的串組的一部分讀取的數(shù)據(jù)； 確定電路，響應(yīng)于確定當(dāng)使用第一組讀取條件讀取時所述部分的數(shù)據(jù)是不可由ECC校正的，進(jìn)一步確定存儲的數(shù)據(jù)是否是遍及所選的串組而不可校正的； 適應(yīng)性讀取電路，應(yīng)用修改的讀取條件以找到提供可由ECC校正的數(shù)據(jù)的第二組讀取條件；和 記錄電路，記錄所述第二組讀取條件以用于所選的串組中的數(shù)據(jù)的后續(xù)讀取。30.如權(quán)利要求29所述的三維非易失性NAND存儲器系統(tǒng)，其中，所述多個單獨(dú)可擦除的塊位于存儲器裸芯上，且所述記錄電路位于分開的存儲器控制器裸芯上。31.如權(quán)利要求29所述的三維非易失性NAND存儲器系統(tǒng)，其中，所述確定電路通過嘗試使用所述第一組讀取條件讀取所選的串組內(nèi)的一個或多個部分，來進(jìn)一步確定存儲的數(shù)據(jù)是否是遍及所選的串組而不可由ECC校正的。32.如權(quán)利要求29所述的三維非易失性NAND存儲器系統(tǒng)，其中，所述確定電路進(jìn)一步確定當(dāng)使用第一組讀取條件讀取時包含所選的串組的塊中存儲的數(shù)據(jù)是否是遍及所述塊而不可由ECC校正的。33.如權(quán)利要求32所述的三維非易失性NAND存儲器系統(tǒng)，其中，如果當(dāng)使用第一組讀取條件讀取時存儲的數(shù)據(jù)是遍及所選的串組而不可由ECC校正的且不是遍及所述塊而不可由ECC校正的，則由所述記錄電路記錄所述第二組讀取條件以用于所述第一個串組中的數(shù)據(jù)的后續(xù)讀取，同時保留所述第一組讀取條件以用于所述塊中的其它串組的后續(xù)讀取。34.一種三維非易失性NAND存儲器系統(tǒng)，包括: 多個單獨(dú)可擦除的塊，在共享塊選擇電路的兩個或更多塊的可選擇單元中配置； 誤差校正碼(ECC)電路，解碼從可選擇單元中的所選的塊的一部分讀取的數(shù)據(jù)； 確定電路，響應(yīng)于確定當(dāng)使用第一組讀取條件讀取時所述部分的數(shù)據(jù)是不可由ECC校正的，進(jìn)一步確定存儲的數(shù)據(jù)是否是遍及包含所選的塊的可選擇單元而不可校正的； 適應(yīng)性讀取電路，應(yīng)用修改的讀取條件以找到提供可由ECC校正的數(shù)據(jù)的第二組讀取條件；和 記錄電路，記錄所述第二組讀取條件以用于包含所選的塊的可選擇單元中的數(shù)據(jù)的后續(xù)讀取。35.如權(quán)利要求34所述的三維非易失性NAND存儲器系統(tǒng)，其中，所述多個單獨(dú)可擦除的塊位于存儲器裸芯上，且所述記錄電路位于分開的存儲器控制器裸芯上。36.如權(quán)利要求34所述的三維非易失性NAND存儲器系統(tǒng)，其中，所述第一組讀取條件包括被提供給所述可選擇單元的未選擇塊的主機(jī)數(shù)據(jù)字線、偽字線和/或選擇線的第一電壓，且所述第二組讀取條件包括被提供給所述未選擇塊的主機(jī)數(shù)據(jù)字線、偽字線和/或選擇線的第二電壓，所述第二電壓不同于所述第一電壓。37.如權(quán)利要求36所述的三維非易失性NAND存儲器系統(tǒng)，其中，所述第一電壓和第二電壓被提供給所述未選擇塊的字線，且所述第二電壓高于所述第一電壓。38.如權(quán)利要求36所述的三維非易失性NAND存儲器系統(tǒng)，其中，所述第一電壓和第二電壓被提供給所述未選擇塊的選擇線，且所述第二電壓高于所述第一電壓。
【專利摘要】當(dāng)來自三維NAND存儲器陣列的一部分的數(shù)據(jù)確定為不可由誤差校正碼(ECC)校正時，做出關(guān)于數(shù)據(jù)是否遍及大于該部分的某個單元不可由ECC校正的確定。如果修改的讀取條件提供ECC可校正數(shù)據(jù)，則記錄修改的讀取條件以用于該較大單元的后續(xù)讀取。
【IPC分類】G06F11/10, G06F11/14
【公開號】CN105122215
【申請?zhí)枴緾N201480021396
【發(fā)明人】C.N.Y.阿維拉, G.A.杜西杰, 陳健, 董穎達(dá), 梅文龍, A.K-T.馬克, 李升弼
【申請人】桑迪士克科技股份有限公司
【公開日】2015年12月2日
【申請日】2014年5月2日
【公告號】US9105349, US9218890, US20140355344, US20140355345, WO2014197147A2, WO2014197147A3