_M的每個均被配置為接收相應(yīng)的選擇輸入信號SEL_0、…、SEL_M。選擇輸入信號SEL_0、是低邏輯值或者高邏輯值信號。在一些實施例中，M等于0，使得可編程電壓調(diào)諧器406包括被配置為接收選擇輸入信號SEL_0的一個PMOS晶體管(PMOS P3_0)。在一些實施例中，M等于5，使得可編程電壓調(diào)諧器406包括被配置為接收選擇輸入信號SELJK SEL_1、SEL_2、SEL_3、SEL_4和SEL_5的六個PMOS晶體管(PMOSP3_0、PM0S P3_1、PM0S P3_2、PM0S P3_3、PM0S P3_4 和 PMOS P3_5)。
[0056]每個PMOS晶體管P3_0、…、P3_M (其中，M是具有從0至5范圍內(nèi)的值的整數(shù))的柵極均連接至一個或多個外部源，并且被配置為接收相應(yīng)的選擇輸入信號SEL_0、"《、SEL_M(其中，M是具有從O至5范圍內(nèi)的值的整數(shù))。每個晶體管P3_0、…、源極均連接至電壓源VDD和PMOS晶體管Pl的源極。每個PMOS晶體管P3_0、…、P3_M的漏極均連接至PMOS晶體管Pl的漏極、PMOS晶體管P2的源極以及存儲單元404。在一些實施例中，PMOS晶體管P3_0、…、P3_M中的每個均用作由相應(yīng)的所接收的選擇輸入信號SELJK…SEL_M而觸發(fā)的開關(guān)。例如，如果所接收的選擇信號SEL_0、"《、SEL_M是低邏輯值，則PMOS晶體管P3_0、…、P3_M是起作用的或者處于導(dǎo)通狀態(tài)。例如，如果所接收的選擇信號SEL_0、…、SEL_M是高邏輯值，則PMOS晶體管P3_0、…、P3_M是不起作用的或者處于截止?fàn)顟B(tài)。在一些實施例中，晶體管P3_0、…、P3_M中的每個均是NMOS晶體管或者用作開關(guān)器件的其他等效電路。在一些實施例中，PMOS晶體管P3_0、…、P3_M中的一些是起作用的或者處于導(dǎo)通狀態(tài)，并且其余PMOS晶體管P3_0、…、P3_M是不起作用的或者處于截止?fàn)顟B(tài)。在一些實施例中，所接收的選擇信號SELJK…、SEL_M中的一些是高邏輯值，并且剩余的所接收的選擇信號SELJK…SEL_M是低邏輯值。在一些實施例中，起作用的PMOS晶體管P3_0、…、P3_M的數(shù)量介于O至M的范圍內(nèi)。在一些實施例中，寫邏輯單元402包括總數(shù)介于3個PMOS晶體管到8個PMOS晶體管的范圍內(nèi)的PMOS晶體管P1、P2和Ρ3_0、...、Ρ3_Μ。寫邏輯單元402作為分壓器電路工作；當(dāng)單位可編程電壓調(diào)諧器406中的起作用的PMOS晶體管Ρ3_0、…、Ρ3_Μ的數(shù)量增加時，輸出信號LCVD的值增加。
[0057]在一些實施例中，整數(shù)M等于O，并且可編程電壓調(diào)諧器406包括單級PMOS晶體管Ρ3_0 ;如果X解碼器信號XDECJK Y解碼器信號YDEC_0和輸入控制信號WAP是高邏輯值，則輸出信號NSl是低邏輯值。在該實例中，如果輸出信號NSl是低邏輯值，則PMOS晶體管Ρ2是起作用的，并且PMOS晶體管Pl是不起作用的。在該實例中，PMOS晶體管Ρ2和Ρ3_0用于PP型分壓器；如果所接收的選擇信號SEL_0是高邏輯值，則PMOS晶體管P3_0是不起作用的，并且輸出信號LCV過渡到低電壓值(在圖4C中示出為曲線418);如果所接收的選擇信號SEL_0是低邏輯值，則PMOS晶體管P3_0和P2是起作用的并且作為分壓器以串聯(lián)的方式工作，并且輸出信號LCV過渡到介于低值和高值之間的電壓值(在圖4C中示出為曲線416)。當(dāng)可編程電壓調(diào)諧器406中的起作用PMOS晶體管P3_0、…、P3_M的數(shù)量增加時，起作用的PMOS晶體管P3_0、…、P3_M的總電阻減小，并且輸出信號LCV的值增大(在圖4C中示出為曲線416)且接近高電壓值。在一些實施例中，輸出信號LCV過渡到介于低值和高值之間的任何電壓值。在一些實施例中，因為一個PMOS晶體管是起作用的而一個PMOS晶體管是不起作用的，所以PMOS晶體管Pl和P2以互補方式工作。
[0058]在一些實施例中，整數(shù)M等于O，并且可編程電壓調(diào)諧器406包括單級PMOS晶體管P3_0 ;如果X解碼器信號XDECJK Y解碼器信號YDEC_0和輸入控制信號WAP中的至少一個是低邏輯值，則輸出信號NSl是高邏輯值。在該實例中，如果輸出信號NSl是高邏輯值，則PMOS晶體管P2是不起作用的并且PMOS晶體管Pl是起作用的。在該實例中，如果所接收的選擇信號SEL_0是高邏輯值，則PMOS晶體管P3_0是不起作用的，PMOS晶體管Pl是起作用的，并且輸出信號LCV的值從低電壓值增加至介于低值和高值之間的電壓值。在該實例中，如果所接收的選擇信號SEL_0是低邏輯值，則PMOS晶體管P3_0和Pl是起作用的并且并行工作，Pl和起作用PMOS晶體管P3_0、…、P3_M的總電阻減小，并且輸出信號LCV的值增大(在圖4C中示出為曲線416)且接近高電壓值VDD。在一些實施例中，輸出信號LCV過渡到介于低值和高值之間的任何電壓值。在一些實施例中，由于一個PMOS晶體管是起作用的，而一個PMOS晶體管是不起作用的，所以PMOS晶體管Pl和P2以互補方式工作。
[0059]圖4B是根據(jù)一個或多個實施例的寫邏輯單元408的示意圖。寫邏輯單元408是圖3所示的寫邏輯單元320的實施例，并且存儲單元404是圖3中的存儲單元322的實施例。寫邏輯單元408連接至存儲單元404。寫邏輯單元408被配置為接收X解碼器信號XDECJKY解碼器信號YDEC_0以及輸入控制信號WAP。寫邏輯單元408被配置為將輸出信號LCV發(fā)送至存儲單元404。寫邏輯單元408包括NAND門NGl、反相器I1、PMOS晶體管PU NMOS晶體管NI和可編程電壓調(diào)諧器406。可編程電壓調(diào)諧器406包括PMOS晶體管P3_0、…、P3_M (其中，M是具有從O至5范圍內(nèi)的值的整數(shù))。
[0060]NAND門NGl被配置為接收X解碼器信號XDECJK Y解碼器信號YDEC_0以及輸入控制信號WAP。例如，X解碼器信號XDEC_0是低邏輯值或高邏輯值。X解碼器信號XDEC_0是圖3所示的XDEC寫行輸出端308的實施例。例如，Y解碼器信號YDEC_0是低邏輯值或高邏輯值。Y解碼器信號YDEC_0是圖3所示的YDEC寫列輸出端312的實施例。例如，輸入控制信號WAP是低邏輯值或高邏輯值。在一些實施例中，從位于與寫邏輯單元408相同的層級上的WAP發(fā)生器接收輸入控制信號WAP。在一些實施例中，輸入控制信號WAP控制輸出信號LCV的脈沖寬度。在一些實施例中，每個寫邏輯單元408均包括相應(yīng)的輸入控制信號WAP。NAND門NGl連接至反相器II。NAND門NGl被配置為將信號發(fā)送至反相器II。NAND門NGl包括三個輸入端:NAND門NGl的一個輸入端連接至X解碼器信號XDEC_0源，NAND門NGl的一個輸入端連接至Y解碼器信號YDEC_0源，以及NAND柵極NGl的一個輸入端連接至輸入控制信號WAP源。
[0061 ] 反相器11連接至NAND門NGl、PMOS晶體管Pl和NMOS晶體管NI。反相器11被配置為從NAND門NGl接收信號。反相器Il被配置為將反相信號ISl發(fā)送至PMOS晶體管Pl和NMOS晶體管NI。反相信號ISl選擇性地使PMOS晶體管Pl和NMOS晶體管NI導(dǎo)通/截止。
[0062]PMOS晶體管Pl的柵極連接至反相器Il和NMOS晶體管NI的柵極。PMOS晶體管Pl的柵極被配置為接收反相信號ISl。PMOS晶體管Pl的源極連接至電壓源VDD和PMOS晶體管P3_0、…、P3_M (其中，M是具有從O至5范圍內(nèi)的值的整數(shù))的源極。PMOS晶體管Pl的漏極連接至NMOS晶體管NI的漏極，PMOS晶體管P3_0、…、P3_M的漏極以及存儲單元404。在一些實施例中，PMOS晶體管Pl用作由所接收的反相信號ISl而觸發(fā)的開關(guān)。例如，如果所接收的反相信號ISl是低邏輯值，則PMOS晶體管Pl處于導(dǎo)通狀態(tài)。例如，如果所接收的反相信號ISl是高邏輯值，則PMOS晶體管Pl處于截止?fàn)顟B(tài)。在一些實施例中，晶體管Pl是NMOS晶體管或用作開關(guān)器件的其他等效電路。
[0063]NMOS晶體管NI的柵極連接至反相器Il和PMOS晶體管Pl的柵極。NMOS晶體管NI的柵極被配置為接收反相信號ISl。NMOS晶體管NI的源極接地。NMOS晶體管NI的漏極連接至PMOS晶體管Pl的漏極、PMOS晶體管P3_0、…、P3_M (其中，M是具有從O至5范圍內(nèi)的值的整數(shù))的漏極以及存儲單元404。在一些實施例中，NMOS晶體管NI用作由所接收的反相信號ISl而觸發(fā)的開關(guān)。例如，如果所接收的反相信號ISl是低邏輯值，則NMOS晶體管NI處于截止?fàn)顟B(tài)。例如，如果所接收的反相信號ISl是高邏輯值，則NMOS晶體管NI處于導(dǎo)通狀態(tài)。在一些實施例中，晶體管NI是PMOS晶體管或者用作開關(guān)器件的其他等效電路。
[0064]可編程電壓調(diào)諧器406包括PMOS晶體管P3_0、…、P3_M (其中，M是具有從O至5范圍內(nèi)的值的整數(shù))。在一些實施例中，每個PMOS晶體管P3_0、…、P3_M都相互并聯(lián)連接。PMOS晶體管P3_0、…、P3_M中的每個均被配置為接收相應(yīng)的選擇輸入信號SELJK…、SEL_M。選擇輸入信號SEL_0、…、SEL_M是低邏輯值或高邏輯值信號。在一些實施例中，M等于0，使得可編程電壓調(diào)諧器406包括被配置為接收選擇輸入信號SEL_0的一個PMOS晶體管(PMOS P3_0)。在一些實施例中，M等于5，使得可編程電壓調(diào)諧器406包括被配置為接收選擇輸入信號SELJK SEL_1、SEL_2、SEL_3、SEL_4和SEL_5的六個PMOS晶體管(PMOSP3_0、PM0S P3_1、PM0S P3_2、PM0S P3_3、PM0S P3_4 和 PMOS P3_5)。
[0065]每個PMOS晶體管P3_0、…、P3_M (其中，M是具有從0至5范圍內(nèi)的值的整數(shù))的柵極均連接至一個或多個外部源，并且被配置為接收相應(yīng)的選擇輸入信號SEL_0、"《、SEL_M(其中，M是具有從O至5范圍內(nèi)的值的整數(shù))。每個晶體管P3_0、…源極均連接至電壓源VDD和PMOS晶體管Pl的源極。每個PMOS晶體管P3_0、…、P3_M的漏極均連接至PMOS晶體管Pl的漏極、NMOS晶體管NI的漏極以及存儲單元404。在一些實施例中，PMOS晶體管P3_0、…、P3_M中的每個均用作由相應(yīng)的所接收的選擇輸入信號SELJK…、SEL_M而觸發(fā)的開關(guān)。例如，如果所接收的選擇信號SEL_0、"《、SEL_M是低邏輯值，則PMOS晶體管P3_0、…、P3_M是起作用的或者處于導(dǎo)通狀態(tài)。例如，如果所接收的選擇信號SEL_0、…、SEL_M是高邏輯值，則PMOS晶體管P3_0、…、P3_M是不起作用的或者處于截止?fàn)顟B(tài)。在一些實施例中，晶體管P3_0、…、P3_M中的每個都是NMOS晶體管或者用作開關(guān)器件的另一個等效電路。在一些實施例中，PMOS晶體管P3_0、…、P3_M*的一些是起作用的或者處于導(dǎo)通狀態(tài)，并且剩余的PMOS晶體管P3_0、…、P3_M是不起作用的或者處于截止?fàn)顟B(tài)。在一些實施例中，所接收的選擇信號SELJK…、SEL_M中的一些是高邏輯值，并且剩余的所接收的選擇信號SELJK…、SEL_M是低邏輯值。在一些實施例中，起作用的PMOS晶體管P3_0、…、P3_M的數(shù)量介于O至M的范圍內(nèi)。在一些實施例中，寫邏輯單元408包括總數(shù)介于兩個PMOS晶體管到七個PMOS晶體管范圍內(nèi)的PMOS晶體管Pl和Ρ3_0、*..、Ρ3_Μ。寫邏輯單元408作為分壓器電路工作；當(dāng)可編程電壓調(diào)諧器406中的起作用的PMOS晶體管Ρ3_0、…、Ρ3_Μ的數(shù)量增加時，輸出信號LCV的值進(jìn)一步增加。
[0066]在一些實施例中，整數(shù)M等于O，并且可編程電壓調(diào)諧器406包括單級PMOS晶體管Ρ3_0 ;如果X解碼器信號XDECJK Y解碼器信號YDEC_0和輸入控制信號WAP是高邏輯值，則反相信號ISl是高邏輯值。在該實例中，如果反相信號ISl是高邏輯值，則NMOS晶體管NI是起作用的，并且PMOS晶體管Pl是不起作用的。在該實例中，NMOS晶體管NI和PMOS晶體管Pl和Ρ3_0用于PN型分壓器；如果所接收的選擇信號SEL_0是高邏輯值，則PMOS晶體管P3_0是不起作用的并且NMOS晶體管NI是起作用的，并且輸出信號LCV過渡至低電壓值(在圖4C中示出為曲線418);如果所接收