S晶體管N2、N3和N4是不起作用的。在該實(shí)例中，如果PMOS晶體管P4、P5和P6是起作用的，則輸出信號(hào)LCV是基本上等于VDD的高電壓值(在圖5B中示出為曲線516)。
[0085]在一些實(shí)施例中，如果X解碼器信號(hào)XDECJK Y解碼器信號(hào)YDEC_0和輸入控制信號(hào)WAP是高邏輯值，則PMOS晶體管P4、P5和P6是不起作用的，而NMOS晶體管N2、N3和N4是起作用的。在該實(shí)例中，如果NMOS晶體管N2、N3和N4是起作用的，則輸出信號(hào)LCV過渡到減小了 AV的電壓值(在圖5B中示出為曲線516)。例如，AV由公式I表示:
[0086]AV=VDD-V 閾值 N (I)
[0087]其中，AV是曲線516的電壓變化，VDD是電壓源VDD的電壓，并且乂卩^細(xì)是NMOS晶體管N4的閾值電壓。
[0088]在一些實(shí)施例中，如果輸入控制信號(hào)WAP過渡至低邏輯值，則PMOS晶體管P6是起作用的。在該實(shí)例中，如果NMOS晶體管N2和N3是起作用的，并且PMOS晶體管P6是起作用的，則輸出信號(hào)LCV過渡至高電壓值。
[0089]圖5B是根據(jù)寫邏輯單元502的一個(gè)實(shí)施例存取存儲(chǔ)單元的時(shí)序信號(hào)圖。時(shí)序圖描繪了 X解碼器信號(hào)XDECJK Y解碼器信號(hào)YDECJK輸入控制信號(hào)WAP和輸出信號(hào)LCV的曲線。
[0090]如圖5B所示，如由曲線510表示的X解碼器信號(hào)XDEC_0在時(shí)間Tl處開始從低電壓信號(hào)過渡到高電壓信號(hào)，在時(shí)間T2處完成從低電壓信號(hào)到高電壓信號(hào)的過渡，并且在時(shí)間T5處返回到低電壓信號(hào)。如由曲線512表示的Y解碼器信號(hào)YDEC_0在時(shí)間Tl處開始從低電壓信號(hào)過渡到高電壓信號(hào)，在時(shí)間T2處完成從低電壓信號(hào)到高電壓信號(hào)的過渡，并且在時(shí)間T5處返回到低電壓信號(hào)。如由曲線514表示的輸入控制信號(hào)WAP在時(shí)間Tl處開始從低電壓信號(hào)過渡到高電壓信號(hào)，在時(shí)間T2處完成從低電壓信號(hào)到高電壓信號(hào)的過渡，在時(shí)間T3處開始從高電壓信號(hào)過渡到低電壓信號(hào)，并且在時(shí)間T4處返回到低電壓信號(hào)。寫邏輯單元502接收X解碼器信號(hào)XDECJK Y解碼器信號(hào)YDEC_0和輸入控制信號(hào)WAP，并且產(chǎn)生由曲線516表示的輸出信號(hào)LCV。如圖5B所示，由曲線516表示的輸出信號(hào)LCV減小了 /放電了大約等于AV的較低電壓電平。
[0091]在時(shí)間Tl處，X解碼器信號(hào)XDEC_0、Y解碼器信號(hào)YDEC_0和輸入控制信號(hào)WAP開始從低信號(hào)過渡到高信號(hào)。當(dāng)X解碼器信號(hào)XDEC_0、Y解碼器信號(hào)YDEC_0和輸入控制信號(hào)WAP在時(shí)間Tl處開始從低信號(hào)過渡到高信號(hào)時(shí)，由曲線516表示的輸出信號(hào)LCV開始朝著低電壓電平(從大約等于電壓源VDD的較高電平)放電。
[0092]在時(shí)間T2處，X解碼器信號(hào)XDEC_0、Y解碼器信號(hào)YDEC_0和輸入控制信號(hào)WAP完成從低信號(hào)到高信號(hào)的過渡。當(dāng)X解碼器信號(hào)XDEC_0、Y解碼器信號(hào)YDEC_0和輸入控制信號(hào)WAP在時(shí)間T2處完成從低信號(hào)到高信號(hào)的過渡時(shí)，由曲線516表示的輸出信號(hào)LCV停止放電且減小了 Λ V，并且達(dá)到基本上等于V lWt的相對平坦的較低電壓電平。
[0093]在時(shí)間T3處，X解碼器信號(hào)XDEC_0和Y解碼器信號(hào)YDEC_0保持相對平坦的高電平，并且輸入控制信號(hào)WAP開始從高信號(hào)過渡到低信號(hào)。當(dāng)輸入控制信號(hào)WAP在時(shí)間T3之后開始從高信號(hào)過渡到低信號(hào)時(shí)，由曲線516表示的輸出信號(hào)LCV開始從基本上等于Viwt的較低電壓電平過渡到高電壓電平(大約等于VDD)。
[0094]在時(shí)間T4處，X解碼器信號(hào)XDEC_0和Y解碼器信號(hào)YDEC_0保持相對平坦的高電平，并且輸入控制信號(hào)WAP完成從高信號(hào)到低信號(hào)的過渡。當(dāng)輸入控制信號(hào)WAP在時(shí)間T4之后完成從高信號(hào)到低信號(hào)的過渡時(shí)，由曲線516表不的輸出信號(hào)LCV完成從較低電壓電平到高電壓電平(大約等于VDD)的過渡。在時(shí)間T4之后，X解碼器信號(hào)XDEC_0和Y解碼器信號(hào)YDEC_0開始從高信號(hào)過渡到低信號(hào)，輸入控制信號(hào)WAP保持相對平坦的低電平，并且由曲線516表示的輸出信號(hào)LCV保持相對平坦的高電平(大約等于VDD)。
[0095]在時(shí)間T5處，X解碼器信號(hào)XDEC_0和Y解碼器信號(hào)YDEC_0完成從高信號(hào)到低信號(hào)的過渡。在時(shí)間T5之后，X解碼器信號(hào)XDEC_0、Y解碼器信號(hào)YDEC_0和輸入控制信號(hào)WAP保持相對平坦的低電平，并且由曲線516表示的輸出信號(hào)LCV保持相對平坦的高電平(大約等于VDD)。
[0096]圖6A是根據(jù)一個(gè)或多個(gè)實(shí)施例的寫邏輯單元602的示意圖。寫邏輯單元602是圖3所示的寫邏輯單元320的實(shí)施例，并且存儲(chǔ)單元404是圖3中的存儲(chǔ)單元322的實(shí)施例。寫邏輯單元602連接至存儲(chǔ)單元404。寫邏輯單元602被配置為接收X解碼器信號(hào)XDECJKY解碼器信號(hào)YDECJK以及輸入控制信號(hào)WAP。寫邏輯單元602被配置為將輸出信號(hào)LCV發(fā)送至存儲(chǔ)單元404。寫邏輯單元602包括NOR門NORGl、反相器12、反相器I3、PM0S晶體管P8、PM0S晶體管P9、傳輸門TGl和可編程電壓調(diào)諧器604。
[0097]NOR門NORGl被配置為接收X解碼器信號(hào)XDEC_0、Y解碼器信號(hào)YDEC_0以及輸入控制信號(hào)WAP。例如，X解碼器信號(hào)XDEC_0是低邏輯值或高邏輯值。X解碼器信號(hào)XDEC_0是圖3所示的XDEC寫行輸出端308的實(shí)施例。例如，Y解碼器信號(hào)YDEC_0是低邏輯值或高邏輯值。Y解碼器信號(hào)YDEC_0是圖3所示的YDEC寫列輸出端312的實(shí)施例。例如，輸入控制信號(hào)WAP是低邏輯值或高邏輯值。在一些實(shí)施例中，從位于與寫邏輯單元602相同的層級(jí)上的WAP發(fā)生器接收輸入控制信號(hào)WAP。在一些實(shí)施例中，輸入控制信號(hào)WAP控制輸出信號(hào)LCV的脈沖寬度。在一些實(shí)施例中，每個(gè)寫邏輯單元602都包括相應(yīng)的輸入控制信號(hào)WAP。NOR門NORGl被配置為發(fā)送信號(hào)NORl。NOR門NORGl連接至反相器12和可編程電壓調(diào)諧器604。NOR門NORGl包括三個(gè)輸入端:N0R門NORGl的一個(gè)輸入端連接至X解碼器信號(hào)XDEC_0源，NOR門NORGl的一個(gè)輸入端連接至Y解碼器信號(hào)YDEC_0的源極，以及NOR門NORGl的一個(gè)輸入端連接至輸入控制信號(hào)WAP的源極。
[0098]反相器12連接至NOR門N0RG1、反相器13和可編程電壓調(diào)諧器604。反相器12被配置為從NOR門NORGl接收信號(hào)NORl。反相器12被配置為將反相信號(hào)NORlB發(fā)送至反相器13。
[0099]反相器13連接至反相器12和PMOS晶體管P8的柵極。反相器13被配置為從反相器12接收反相信號(hào)N0R1B。反相器13被配置為將信號(hào)NORl發(fā)送至PMOS晶體管P8。
[0100]PMOS晶體管P8的柵極連接至反相器13并且被配置為接收信號(hào)NORl。PMOS晶體管P8的源極連接至電壓源VDD。PMOS晶體管P8的漏極連接至傳輸門TGl和可編程電壓調(diào)諧器604 (通過每個(gè)PMOS晶體管P7_0、…、P7_N的柵極)。
[0101]傳輸門TGl連接至PMOS晶體管P8、可編程電壓調(diào)諧器604、PM0S晶體管P9和存儲(chǔ)單元404。傳輸門TGl的互補(bǔ)節(jié)點(diǎn)被配置為接收信號(hào)NORl和反相信號(hào)N0R1B。傳輸門TGl的節(jié)點(diǎn)A連接至PMOS晶體管P8的漏極和可編程電壓調(diào)諧器604。傳輸門TGl的節(jié)點(diǎn)B連接至PMOS晶體管P9的漏極和存儲(chǔ)單元404。在一些實(shí)施例中，傳輸門TGl是雙向器件。
[0102]PMOS晶體管P9的柵極被配置為接收信號(hào)NORl。在一些實(shí)施例中，PMOS晶體管P9的柵極連接至反相器13。PMOS晶體管P9的源極連接至電壓源VDD。PMOS晶體管P9的漏極連接至傳輸門TGl和存儲(chǔ)單元404。
[0103]可編程電壓調(diào)諧器604包括可編程電壓調(diào)諧器604_0、…、604_N (其中，N是具有從O至5范圍內(nèi)的值的整數(shù))。在一些實(shí)施例中，每個(gè)可編程電壓調(diào)諧器604_0、…、604_N都相互并聯(lián)連接?？删幊屉妷赫{(diào)諧器604包括NAND門NAG1_0、…、NAG1_N、反相器15_0、…、反相器I5_N、反相器16_0、…、反相器I6_^P PMOS晶體管P7_0、…、PMOS晶體管P7_N(其中，N是具有從O至5范圍內(nèi)的值的整數(shù))。在一些實(shí)施例中，N等于0，使得可編程電壓調(diào)諧器604包括單級(jí)(可編程電壓調(diào)諧器604_0);并且可編程電壓調(diào)諧器604_0包括NAND門NAG1_0、反相器15_0、反相器16_0和PMOS晶體管P7_0。在一些實(shí)施例中，N等于I，使得可編程電壓調(diào)諧器604包括相互連接的兩級(jí)(可編程電壓調(diào)諧器604_0和604_1);可編程電壓調(diào)諧器604_0包括NAND門NAG1_0、反相器15_0、反相器16_0和PMOS晶體管P7_0 ；以及可編程電壓調(diào)諧器604_1包括NAND門NAG1_1、反相器15_1、反相器16_1和PMOS晶體管P7_l。在一些實(shí)施例中，由于每個(gè)PMOS晶體管的漏極和源極端子均耦合在一起，所以PMOS晶體管P7_0、…、P7_N用作電容器。
[0104]可編程電壓調(diào)諧器604被配置為接收來自NOR門NORGl的信號(hào)NORl和選擇輸入信號(hào)TSELJK…、TSEL_N (其中，N是具有從O至5范圍內(nèi)的值的整數(shù))。選擇輸入信號(hào)TSELJK…、TSEL_N是低邏輯值或高邏輯值信號(hào)。可編程電壓調(diào)諧器604被配置為將信號(hào)LCVB發(fā)送至傳輸門TGl。在一些實(shí)施例中，N等于0，使得可編程電壓調(diào)諧器604_0被配置為接收選擇輸入信號(hào)TSEL_0。在一些實(shí)施例中，N等于1，使得可編程電壓調(diào)諧器604_0被配置為接收選擇輸入信號(hào)TSEL_0，并且可編程電壓調(diào)諧器604_1被配置為接收選擇輸入信號(hào) TSEL_1。
[0105]可編程電壓調(diào)諧器604_0包括NAND門NAG1_0、反相器15_0、反相器16_0和PMOS晶體管P7_0。
[0106]NAND門NAG1_0連接至NOR門N0RG1、反相器12、反相器15_0以及可編程電壓調(diào)諧器604_0、…、604_N (其中，N是具有從O至5范圍內(nèi)的值的整數(shù))中剩余的NAND門NAG1_1、…、NAG1_N的每一個(gè)。NAND門NAG1_0被配置為接收來自NOR門NORGl的信號(hào)NORl和選擇輸入信號(hào)TSEL_0。NAND門NAG1_0被配置為將信號(hào)發(fā)送至反相器15_0。
[0107]反相器15_0連接至NAND門NAG1_0和反相器16_0。反相器15_0被配置為從NAND門NAG1_0接收信號(hào)。反相器15_0被配置為將反相信號(hào)發(fā)送至反相器16_0。
[0108]反相器16_0連接至反相器15_0和PMOS晶體管P7_0。反相器16_0被配置為接收來自反相器15_0的反相信號(hào)。反相器16_0被配置為將信號(hào)CP_0發(fā)送至PMOS晶體管P7_0。
[0109]PMOS晶體管P7_0的漏極連接至PMOS晶體管P7_0的源極。PMOS晶體管P7_0的柵極連接至PMOS晶體管P8的漏極以及可編程電壓調(diào)諧器604_0、…、604_N (其中，N是具有從O至5范圍內(nèi)的值的整數(shù))中剩余的PMOS晶體管P7_l、…、P7_N的每一個(gè)的柵極。
[0110]用于可編程電壓調(diào)諧器604_0的每個(gè)連接都重復(fù)用于可編程電壓調(diào)諧器604_N的每個(gè)隨后級(jí)，其中，N是具有從O至5范圍內(nèi)的值的整數(shù)。
[0111]可編程電壓調(diào)諧器604_N包括NAND門NAG1_N、反相器I5_N、反相器I6_N和PMOS晶體管P7_N。
[0112]NAND門NAG1_N連接至NOR門N0RG1、反相器12、反相器I5_N以及可編程電壓調(diào)諧器604_0、…、604_N (其中，N是具有從O至5范圍內(nèi)的值的整數(shù))中剩余的NAND門NAG1_0、...、NANG1_N-1的每一個(gè)。NAND門NAG1_N被配置為接收來自NOR門NORGl的信號(hào)NORl和選擇輸入信號(hào)TSEL_N。NAND門NAG1_N被配置為將信號(hào)發(fā)送至反相器I5_N。
[0113]反相器I5_N連接至NAND門NAG1_N和反相器I6_N。反相器I5_N被配置為接收來自NAND門NAG 1_N的信號(hào)。反相器I5_N被配置為將反相信號(hào)發(fā)送至反相器I6_N。
[0114]反相器I6_N連接至反相器I5_N和 PMOS晶體管P7_N。反相器I6_