的選擇信號SEL_0是低邏輯值，則PMOS晶體管P3_0和NMOS晶體管NI是起作用的并且作為分壓器以串聯(lián)方式工作，并且輸出信號LCV過渡至介于低值和高值之間的電壓值(在圖4C中示出為曲線416)。當(dāng)可編程電壓調(diào)諧器406中的起作用PMOS晶體管P3_0、…、P3_M的數(shù)量增加時(shí)，起作用的PMOS晶體管P3_0、…、P3_M的總電阻減小，并且輸出信號LCV的值增加(在圖4C中示出為曲線416)且接近高電壓值。在一些實(shí)施例中，輸出信號LCV過渡至介于低值和高值之間的任何電壓值。在一些實(shí)施例中，由于一個(gè)晶體管是起作用的而一個(gè)晶體管是不起作用的，所以PMOS晶體管Pl和NMOS晶體管NI以互補(bǔ)方式工作。
[0067]在一些實(shí)施例中，整數(shù)M等于O并且可編程電壓調(diào)諧器406包括單級PMOS晶體管P3_0 ;如果X解碼器信號XDECJK Y解碼器信號YDEC_0和輸入控制信號WAP中的至少一個(gè)是低邏輯值，則反相信號ISI是低邏輯值。在該實(shí)例中，如果反相信號ISl是低邏輯值，則NMOS晶體管NI是不起作用的，并且PMOS晶體管Pl是起作用的。在該實(shí)例中，如果所接收的選擇信號SEL_0是高邏輯值，則PMOS晶體管P3_0是不起作用的，PMOS晶體管Pl是起作用的，并且輸出信號LCV的值從低電壓值增加至介于低值和高值之間的電壓值。在該實(shí)例中，如果所接收的選擇信號SEL_0是低邏輯值，則PMOS晶體管P3_0和Pl是起作用的并且以并行方式工作，Pl和起作用的PMOS晶體管P3_0、…、P3_M的總電阻減小，并且輸出信號LCV的值增加(在圖4C中示出為曲線416)且接近高電壓值VDD。在一些實(shí)施例中，輸出信號LCV過渡至介于低值和高值之間的任何電壓值。在一些實(shí)施例中，由于一個(gè)PMOS晶體管是起作用的而一個(gè)PMOS晶體管是不起作用的，所以PMOS晶體管Pl和P2以互補(bǔ)方式工作。
[0068]圖4C是根據(jù)寫邏輯單元402或?qū)戇壿媶卧?08的一個(gè)實(shí)施例的用于存取存儲單元的時(shí)序信號圖。時(shí)序圖描繪了 X解碼器信號XDECJK Y解碼器信號YDECJK輸入控制信號WAP和輸出信號LCV的曲線。如圖4C所示，寫邏輯單元402和寫邏輯單元408的實(shí)施例在功能上等同并且都產(chǎn)生輸出信號LCV。
[0069]如圖4C所示，如曲線410表示的X解碼器信號XDEC_0在時(shí)間Tl處開始從低電壓信號過渡到高電壓信號，在時(shí)間T2處完成從低電壓信號到高電壓信號的過渡，并且在時(shí)間T5處返回到低電壓信號。如由曲線412表示的Y解碼器信號YDEC_0在時(shí)間Tl處開始從低電壓信號過渡到高電壓信號，在時(shí)間T2處完成從低電壓信號到高電壓信號的過渡，并且在時(shí)間T5處返回到低電壓信號。如由曲線414表不的輸入控制信號WAP在時(shí)間Tl處開始從低電壓信號過渡到高電壓信號，在時(shí)間T2處完成從低電壓信號到高電壓信號的過渡，在時(shí)間T3處開始從高電壓信號過渡到低電壓信號，并且在時(shí)間T4處返回到低電壓信號。寫邏輯單元402接收X解碼器信號XDECJK Y解碼器信號YDEC_0和輸入控制信號WAP，并且產(chǎn)生由曲線416表示的輸出信號LCV。在一些實(shí)施例中，寫邏輯單元402接收X解碼器信號XDECJK Y解碼器信號YDEC_0和輸入控制信號WAP，并且產(chǎn)生由曲線418表示的輸出信號LCV。如果一個(gè)PMOS晶體管P3_0是起作用的，則根據(jù)寫邏輯單元402的一個(gè)或多個(gè)實(shí)施例，產(chǎn)生由曲線416表示的輸出信號LCV。如果多于一個(gè)PMOS晶體管Ρ3_0、*..、Ρ3_Μ是起作用的，則根據(jù)寫邏輯單元402的一個(gè)或多個(gè)實(shí)施例產(chǎn)生由曲線418表示的輸出信號LCV。如圖4C所示，當(dāng)起作用的PMOS晶體管Ρ3_0、…、Ρ3_Μ的數(shù)量增加時(shí)，由曲線416表示的輸出信號LCV增加至更高的相應(yīng)的電壓電平。
[0070]在時(shí)間Tl處，X解碼器信號XDEC_0、Y解碼器信號YDEC_0和輸入控制信號WAP開始從低信號過渡到高信號。當(dāng)X解碼器信號XDEC_0、Y解碼器信號YDEC_0和輸入控制信號WAP在時(shí)間Tl處開始從低信號過渡到高信號時(shí)，由曲線416和418表示的輸出信號LCV開始朝著低電壓電平放電(從大約等于電壓源VDD的較高電平)。
[0071]在時(shí)間T2處，X解碼器信號XDEC_0、Y解碼器信號YDEC_0和輸入控制信號WAP完成從低信號到高信號的過渡。當(dāng)X解碼器信號XDECJK Y解碼器信號YDEC_0和輸入控制信號WAP在時(shí)間Τ2處完成從低信號到高信號的過渡時(shí)，由曲線416和418表示的輸出信號LCV停止放電并且達(dá)到相對平坦的較低電壓電平。
[0072]在時(shí)間Τ3處，X解碼器信號XDEC_0和Y解碼器信號YDEC_0保持相對平坦的高電平，并且輸入控制信號WAP開始從高信號過渡到低信號。當(dāng)輸入控制信號WAP在時(shí)間Τ3之后開始從高信號過渡到低信號時(shí)，由曲線416和418表示的輸出信號LCV開始從低電壓電平過渡到高電壓電平(大約等于VDD)。
[0073]在時(shí)間Τ4處，X解碼器信號XDEC_0和Y解碼器信號YDEC_0保持相對平坦的高電平，并且輸入控制信號WAP完成從高信號到低信號的過渡。當(dāng)輸入控制信號WAP在時(shí)間Τ4之后完成從高到低的過渡時(shí)，由曲線416和418表示的輸出信號LCV完成從低電壓電平到高電壓電平(大約等于VDD)的過渡。在時(shí)間Τ4之后，X解碼器信號XDEC_0和Y解碼器信號YDEC_0開始從高信號過渡到低信號，輸入控制信號WAP保持相對平坦的低電平，并且由曲線416和418表示的輸出信號LCV保持相對平坦的高電平(大約等于VDD)。
[0074]在時(shí)間Τ5處，X解碼器信號XDEC_0和Y解碼器信號YDEC_0完成從高信號到低信號的過渡。在時(shí)間Τ5之后，X解碼器信號XDECJK Y解碼器信號YDEC_0和輸入控制信號WAP保持相對平坦的低電平，并且由曲線416和418表示的輸出信號LCV保持相對平坦的高電平(大約等于VDD)。
[0075]在一個(gè)或多個(gè)實(shí)施例中，如先前參照圖4Α和圖4Β所述的，基于起作用的PMSO晶體管Ρ3_0、…、Ρ3_Μ的數(shù)量，改變由曲線416和418表示的輸出信號LCV。例如，當(dāng)起作用的PMOS晶體管Ρ3_0、…、Ρ3_Μ的數(shù)量增加時(shí)，輸出信號LCV (如由曲線418表示的)的值增加至較高的相應(yīng)電壓電平(如由曲線416表示的)。
[0076]圖5Α是根據(jù)一個(gè)或多個(gè)實(shí)施例的寫邏輯單元502的示意圖。寫邏輯單元502是圖3所示的寫邏輯單元320的實(shí)施例，并且存儲單元404是圖3中的存儲單元322的實(shí)施例。寫邏輯單元502連接至存儲單元404。寫邏輯單元502被配置為接收X解碼器信號XDECJKY解碼器信號YDEC_0以及輸入控制信號WAP。寫邏輯單元502被配置為將輸出信號LCV發(fā)送至存儲單元404。寫邏輯單元502包括PMOS晶體管P4、PM0S晶體管P5、PM0S晶體管P6、PMOS晶體管N2、NMOS晶體管N3和NMOS晶體管N4。
[0077]PMOS晶體管P4的柵極連接至NMOS晶體管N2的柵極。PMOS晶體管P5的柵極連接至NMOS晶體管N3的柵極。PMOS晶體管P6的柵極連接至NMOS晶體管N4的柵極。
[0078]PMOS晶體管P4的柵極被配置為接收X解碼器信號XDEC_0。例如，X解碼器信號XDEC_0是低邏輯值或高邏輯值。X解碼器信號XDEC_0是圖3所示的XDEC寫行輸出端308的實(shí)施例。PMOS晶體管P4的源極連接至電壓源VDD并且連接至PMOS晶體管P5和P6的源極。PMOS晶體管P4的漏極連接至PMOS晶體管P5的漏極、PMOS晶體管P6的漏極、NMOS晶體管N2的漏極以及存儲單元404。在一些實(shí)施例中，PMOS晶體管P4用作由所接收的X解碼器信號XDEC_0而觸發(fā)的開關(guān)。例如，如果所接收的X解碼器信號XDEC_0是低邏輯值，則PMOS晶體管P4處于導(dǎo)通狀態(tài)。例如，如果所接收的X解碼器信號XDEC_0是高邏輯值，則PMOS晶體管P4處于截止?fàn)顟B(tài)。在一些實(shí)施例中，晶體管P4是NMOS晶體管或用作開關(guān)器件的其他等效電路。
[0079]PMOS晶體管P5的柵極被配置為接收Y解碼器信號YDEC_0。例如，Y解碼器信號YDEC_0是低邏輯值或高邏輯值。Y解碼器信號YDEC_0是圖3所示的YDEC寫列輸出端312的實(shí)施例。PMOS晶體管P5的源極連接至電壓源VDD和PMOS晶體管P4與P6的源極。PMOS晶體管P5的漏極連接至PMOS晶體管P4的漏極、PMOS晶體管P6的漏極、NMOS晶體管N2的漏極以及存儲單元404。在一些實(shí)施例中，PMOS晶體管P5用作由所接收的Y解碼器信號YDEC_0而觸發(fā)的開關(guān)。例如，如果所接收的Y解碼器信號YDEC_0是低邏輯值，則PMOS晶體管P5處于導(dǎo)通狀態(tài)。例如，如果所接收的Y解碼器信號YDEC_0是高邏輯值，則PMOS晶體管P5處于截止?fàn)顟B(tài)。在一些實(shí)施例中，晶體管P5是NMOS晶體管或者用作開關(guān)器件的其他等效電路。
[0080]PMOS晶體管P6的柵極被配置為接收輸入控制信號WAP。例如，輸入控制信號WAP是低邏輯值或高邏輯值。從位于與寫邏輯單元502相同的層級上的WAP發(fā)生器接收輸入控制信號WAP。在一些實(shí)施例中，輸入控制信號WAP控制輸出信號LCV的脈沖寬度。在一些實(shí)施例中，每個(gè)寫邏輯單元502均包括相應(yīng)的輸入控制信號WAP。PMOS晶體管P6的源極連接至電壓源VDD并且連接至PMOS晶體管P4和P5的源極。PMOS晶體管P6的漏極連接至PMOS晶體管P4的漏極、PMOS晶體管P5的漏極、NMOS晶體管N2的漏極以及存儲單元404。在一些實(shí)施例中，PMOS晶體管P6用作由所接收的輸入控制信號WAP而觸發(fā)的開關(guān)。例如，如果所接收的輸入控制信號WAP是低邏輯值，則PMOS晶體管P6處于導(dǎo)通狀態(tài)。例如，如果所接收的輸入控制信號WAP是高邏輯值，則PMOS晶體管P6處于截止?fàn)顟B(tài)。在一些實(shí)施例，晶體管P6是NMOS晶體管或用作開關(guān)器件的其他等效電路。
[0081]NMOS晶體管N2的柵極被配置為接收X解碼器信號XDEC_0。例如，X解碼器信號XDEC_0是低邏輯值或高邏輯值。X解碼器信號XDEC_0是圖3所示的XDEC寫行輸出端308的實(shí)施例。NMOS晶體管N2的源極連接至NMOS晶體管N3的漏極。NMOS晶體管N2的漏極連接至PMOS晶體管P4的漏極、PMOS晶體管P5的漏極、PMOS晶體管P6的漏極以及存儲單元404。在一些實(shí)施例中，NMOS晶體管N2用作由所接收的X解碼器信號XDEC_0而觸發(fā)的開關(guān)。例如，如果所接收的X解碼器信號XDEC_0是低邏輯值，則NMOS晶體管N2處于截止?fàn)顟B(tài)。例如，如果所接收的X解碼器信號XDEC_0是高邏輯值，則NMOS晶體管N2處于導(dǎo)通狀態(tài)。在一些實(shí)施例中，晶體管N2是PMOS晶體管或用作開關(guān)器件的其他等效電路。
[0082]NMOS晶體管N3的柵極被配置為接收Y解碼器信號YDEC_0。例如，Y解碼器信號YDEC_0是低邏輯值或高邏輯值。Y解碼器信號YDEC_0是圖3所示的YDEC寫列輸出端312的實(shí)施例。NMOS晶體管N3的源極連接至NMOS晶體管N4的漏極。NMOS晶體管N3的漏極連接至NMOS晶體管N2的源極。在一些實(shí)施例中，NMOS晶體管N3用作由所接收的Y解碼器信號YDEC_0而觸發(fā)的開關(guān)。例如，如果所接收的Y解碼器信號YDEC_0是低邏輯值，則NMOS晶體管N3處于截止?fàn)顟B(tài)。例如，如果所接收的Y解碼器信號YDEC_0是高邏輯值，則NMOS晶體管N3處于導(dǎo)通狀態(tài)。在一些實(shí)施例中，晶體管N3是PMOS晶體管或用作開關(guān)器件的其他等效電路。
[0083]NMOS晶體管N4的柵極被配置為接收輸入控制信號WAP。例如，輸入控制信號WAP是低邏輯值或高邏輯值。NMOS晶體管N4的源極連接至電壓源VDD。NMOS晶體管N4的漏極連接至NMOS晶體管N3的源極。在一些實(shí)施例中，NMOS晶體管N4用作由所接收的輸入控制信號WAP而觸發(fā)的開關(guān)。例如，如果所接收的輸入控制信號WAP是低邏輯值，則NMOS晶體管N4處于截止?fàn)顟B(tài)。例如，如果所接收的輸入控制信號WAP是高邏輯值，則NMOS晶體管N4處于導(dǎo)通狀態(tài)。在一些實(shí)施例中，晶體管N4是PMOS晶體管或用作開關(guān)器件的其他等效電路。
[0084]在一些實(shí)施例中，如果X解碼器信號XDECJK Y解碼器信號YDEC_0和輸入控制信號WAP是低邏輯值，則PMOS晶體管P4、P5和P6是起作用的，并且NMO